[发明专利]一种基于CPLD芯片的FPGA加密及参数配置系统

说明书

技术领域

本发明涉及FPGA逻辑设计领域，特别涉及一种FPGA通信系统的加密及参数配置系统。

背景技术

TDMoIP是通过IP网络来承载TDM业务的接入设备，广泛用于3G/4G传输网络中接入2G业务，实现2G业务的兼容和过渡。CES电路仿真是TDMoIP设备核心技术，由于技术难度非常高，目前全球掌握CES核心技术的公司只有几家。研发公司在研发的CES方案形成TDMoIP系列产品时，如何保护核心技术非常关键。对系统核心技术进行加密也就显得尤为重要，通过对比分析常规加密方案，发现采用的FPGA系统加密及参数配置方法是保护系统核心技术最为有效的方式之一。

FPGA(Field Programmable Gate Array)现场可编程门阵列是最常用的复杂通信系统电路开发方式，CES电路仿真系统通常包含由CPU(Central Processing Unit）中央处理器、SWITCH交换、FPGA现场可编程门阵列，其中CPU主要负责数据处理、SWITCH主要负责上下行数据交换、FPGA主要负责系统逻辑处理。系统上电时，CPU从外部存储器FLASH中读取FPGA逻辑代码，对FPGA进行加载，FPGA正常加载后，系统进入正常工作状态。

而现有技术很容易在CPU对FPGA加载过程捕获逻辑代码，进行分析和复制；另一方面，由于CES电路仿真产品系列型号较多，按E1（一种时分复用帧，速率为2.048Mbit/s）接口分有E1、2E1、4E1、8E1、16E1、32E1等6种，每种E1又分汇聚/不汇聚2种模式，也有系统/环回/差分/自适应4种时钟类型，这样就造成了用户加密在型号管理和后期的维护升级过程变得非常复杂。

目前，FPGA加密方法主要有以下两类：

A.选用自带加密功能的FPGA,如Xilinx的Virtex 2-5系列，采用的是DES加密算法；Altera的Stratix II-III系列，采用的是128位AES高级加密算法。这两种加密算法的加密原理是：逻辑代码加载到Flash时被加密，在加载回FPGA内部SRAM时被还原，第三方从Flash拷贝的数据是加密数据，无法使用。这种方法简单方便，但加密成本较高，一般中、低档FPGA都不具备此项加密功能。

B.FPGA外接专用加密芯片，如美信DS28E01,当系统上电后，DS28E01会产生一个由密钥、随机数、器件全球唯一识别号及附加数据在内的HASH运算结果，即160位的MAC（消息验证码），同时，FPGA内部也会同安全存储器一样进行包含密钥、随机数、器件识别号及附加数据在内的HASH计算，并产生一个期望的MAC，然后在FPGA内对这两个MAC进行比较，如果一样，则FPGA认为电路“合法”，此时FPGA进入正常工作状态，运行FPGA配置数据中的所有功能；如果两个MAC不一致，FPGA进入非正常状态，只执行部分功能。这种专用加密芯片采用国际通用算法，实现简单，目前被广泛应用。

但是DS28E01不适合CES电路仿真系列产品的参数配置控制，而且很多时候用户只希望对FPGA系统工作进行加密控制，而不需要对所有运行过程进行加密验证，以降低FPGA逻辑占用，提高系统资源利用率，此时现有的FPGA加密方式就不能很好的满足上述要求。

而CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的大规模集成电路，用户可根据需要构造其逻辑功能，适合用来完成各种算法和组合逻辑电路。CPLD具有E2PROM或FAST FLASH, 即使系统断电时编程信息也不丢失，无需外部存储器芯片,使用简单。此外CPLD保密性好,成本低，适合用于系统加密和参数配置。

发明内容

本发明的目的是提供一种FPGA通信系统的加密及参数配置系统，本发明通过CPLD实现私有算法加密和参数配置处理，在系统加密安全可靠的情况下，可向客户开放FPGA逻辑代码，客户能通过本地升级或远程升级，更新维护设备管理，解决CES电路仿真系列产品知识产权保护和参数灵活配置问题。

为了实现上述发明目的，提供了以下技术方案：

一种基于CPLD芯片的FPGA加密及参数配置系统，包括外部存储器模块、CPU模块、FPGA模块和CPLD模块，其中所述外部存储器模块与CPU模块相连，所述CPU模块通过地址总线和数据总线与FPGA模块相连，所述FPGA模块通过CLK和DATA数据总线与CPLD模块相连。