[发明专利]DC-DC调节器

权利要求书

1.一种直流DC-DC调节器，其特征在于，所述DC-DC调节器包括：模式选择器，LDO模块，DC-DC模块；

所述DC-DC模块的输出端连接至所述模式选择器的第一输入端，所述LDO模块的输出端连接至所述模式选择器的第二输入端，所述模式选择器的第二输出端连接至LDO模块的使能端、并经第一非门后连接至所述DC-DC模块的使能端；

模式选择器对所述DC-DC模块的工作状态标志信号(T_Flag)所对应的输出电压下降时间(T_OFF)进行计时，当所述输出电压下降时间(T_OFF)大于负载电流达到临界电流(I_{O_TH})的第一时间(T_{O_TH})时，所述模式选择器输出第一信号(TIL)，当所述第一信号(TIL)的次数连续N次时，所述模式选择器输出第二信号(ENM)，并基于所述第二信号(ENM)使能所述LDO模块，禁止所述DC-DC模块，以使所述DC-DC调节器工作在LDO模式；

所述LDO模块采样负载电流(I_O)，当所述负载电流(I_O)大于m倍所述临界电流(I_{O_TH})时，所述LDO模块输出第三信号(I_O_Flag)，当所述第三信号(I_O_Flag)持续时间大于第二时间(T_ANTI)时，所述模式选择器输出第四信号(TIH)，并基于所述第四信号(TIH)禁止所述LDO模块，使能所述DC-DC模块，以使所述DC-DC调节器工作在开关模式；

其中，所述N为正整数，所述m≥1.2。

2.根据权利要求1所述的DC-DC调节器，其特征在于，所述模式选择器包括：低功耗低频率振荡器LPLF OSC，第一计时器，第二计时器，检测模块，RS触发器，或门，第二非门；

所述DC-DC模块的工作状态标志信号(T_Flag)输入至所述第一计时器的第一输入端，所述第一计时器的输出端连接至所述检测模块的第一输入端，所述检测模块的输出端连接至所述RS触发器的第一输入端，所述RS触发器的第一输出端连接至所述第一非门、第二计时器的第一输入端，所述RS触发器的第二输出端连接至所述第一计时器的第二输入端，所述LPLF OSC的第一输出端连接至所述检测模块、所述带隙模块、所述第一计时器的第三输入端和所述第二计时器的第二输入端，作为所述检测模块、带隙模块、第一计时器和第二计时器的时钟，所述第二计时器的输出端连接至所述或门的第一输入端，所述或门的输出端连接至所述RS触发器的第二输入端，所述DC-DC调节器的使能信号(EN)连接至所述第二非门的输入端，所述第二非门的输出端连接至所述或门的第二输入端；

所述第一计时器用于对所述DC-DC模块工作状态标志信号(T_Flag)所对应的输出电压下降时间(T_OFF)进行计时，当所述输出电压下降时间(T_OFF)大于负载电流达到临界电流(I_{O_TH})的第一时间(T_{O_TH})时，所述第一计时器输出第一信号(TIL)；

所述检测模块用于对第一信号(TIL)的次数进行检测，当所述第一信号(TIL)的次数连续N次时，所述检测模块输出第五信号(LDOM)，并将所述第五信号(LDOM)输入给所述RS触发器；

所述第二计时器用于接收当所述负载电流(I_O)大于m倍所述临界电流(I_{O_TH})时，所述LDO模块输出的第三信号(I_O_Flag)，并对所述第三信号(I_O_Flag)的持续时间进行计时，当所述第三信号(I_O_Flag)持续时间大于第二时间(T_ANTI)，所述第二计时器输出第四信号(TIH)，并将所述第四信号(TIH)输入至所述或门的一端；

所述直流DC-DC调节器的使能信号(EN)经第二非门后生成的第六信号(ENB)输入至或门的另一端，所述或门输出的第七有效信号(PFMM)输入至所述RS触发器；

所述RS触发器根据接收到的所述第五信号(LDOM)或第七信号(PFMM)，生成第二信号(ENM)和第八信号(ENMB)，根据所述第二信号(ENM)使能所述LDO模块、禁止所述DC-DC模块、使能所述第二计时器，根据所述第八信号(ENMB)禁止所述第一计时器，又或者，根据所述第二信号(ENM)禁止所述LDO模块、使能所述DC-DC模块、禁止所述第二计时器，根据所述第八信号(ENMB)使能所述第一计时器。