[发明专利]时钟切换电路

权利要求书

1.一种时钟切换电路，其特征在于，包括：

多路选择器，所述多路选择器的输入端输入多个供选择的输入时钟信号，所述多 路选择器的输出端输出一个第一时钟信号，所述第一时钟信号为从多个所述输入时钟 信号中选出的一个；

m位第一D触发器，m为大于1的整数，各所述第一D触发器的Q端各输出1位 控制信号并组成m位控制信号输入到所述多路选择器的控制端，所述多路选择器根据 所述m位控制信号来切换所述第一时钟信号；各所述第一D触发器的D端输入m位选 择信号中的一位，各所述第一D触发器的时钟端输入锁存信号，在所述锁存信号的上 升沿处所述m位控制信号切换为所述m位选择信号的值；

分频器，所述分频器对所述第一时钟信号进行分频并输出第一分频信号；

控制信号产生电路，所述控制信号产生电路产生所述锁存信号和时钟使能信号， 所述控制信号产生电路在所述写入信号的控制下使所述锁存信号设置为低电平，所述 选择信号和所述写入信号都由系统在需要进行时钟切换时提供；

所述锁存信号切换为低电平后，在所述第一分频信号和所述锁存信号的控制下使 所述时钟使能信号为低电平，所述时钟使能信号为低电平时所述时钟切换电路的输出 端停止输出时钟信号；

所述时钟使能信号切换为低电平后，在所述第一分频信号控制下使所述锁存信号 切换为高电平，并在所述锁存信号的上升沿使所述m位第一D触发器的所述m位控制 信号切换为所述m位选择信号的值，并使所述第一时钟信号进行切换；

所述第一时钟信号切换后，所述第一分频信号按照切换后的所述第一时钟信号进 行分频，在频率切换后的所述第一分频信号和所述锁存信号的控制下使所述时钟使能 信号切换为高电平，所述时钟使能信号为高电平后所述时钟切换电路的输出端输出切 换后所述第一时钟信号；通过在所述第一时钟信号切换前后使所述时钟使能信号保持 为低电平消除所述第一时钟信号切换时的毛刺，所述时钟使能信号保持为低电平由所 述第一分频信号控制。

2.如权利要求1所述的时钟切换电路，其特征在于：所述锁存信号切换为低电 平后，在所述第一分频信号的下降沿和所述锁存信号的控制下使所述时钟使能信号为 低电平；

所述时钟使能信号切换为低电平后，在所述第一分频信号的上升沿的控制下使所 述锁存信号切换为高电平；

所述第一时钟信号切换后，在所述第一分频信号频率切换后的下降沿和所述锁存 信号的控制下使所述时钟使能信号切换为高电平。

3.如权利要求2所述的时钟切换电路，其特征在于：所述分频器为4分频器。

4.如权利要求3所述的时钟切换电路，其特征在于：所述分频器包括第二D触 发器和第三D触发器，所述二D触发器的时钟端输入所述第一时钟信号，所述第二D 触发器的QB端和D端都连接所述第三D触发器的时钟端，所述第三D触发器的QB端 和D端连接在一起并输出所述第一分频信号。

5.如权利要求2所述的时钟切换电路，其特征在于：所述控制信号产生电路包 括第四D触发器、第五D触发器、第六D触发器和二输入异或非门；

所述第四D触发器的时钟端连接所述第一分频信号，所述第四D触发器的D端连 接一个保持为高电平的信号，所述第四D触发器的复位端连接所述写入信号，在所述 写入信号的控制下所述第四D触发器的Q端复位为低电平；

所述第四D触发器的Q端输出所述锁存信号并连接到所述第五D触发器的D端， 所述第五D触发器的时钟端连接所述第一分频信号的反相信号；

所述第五D触发器的Q端连接到所述第六D触发器的D端，所述第六D触发器的 时钟端连接所述第一分频信号的反相信号；

所述二输入异或非门的两个输入端分别连接所述第五D触发器的Q端和所述第六 D触发器的Q端，所述二输入异或非门的输出端输出所述时钟使能信号。

6.如权利要求2所述的时钟切换电路，其特征在于：所述时钟切换电路还包括 锁存器和二输入与门，所述锁存器的使能端连接所述时钟使能信号，所述锁存器的时 钟端连接所述第一时钟信号的反相信号，所述二输入与门的两个输入端分别连接所述 锁存器的Q端和所述第一时钟信号，所述二输入与门的输出端作为所述时钟切换电路 的输出端。