[发明专利]一种利用全数字标准单元实现的时钟信号生成器

说明书

本发明公开了一种利用全数字标准单元实现的时钟信号生成器，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。利用本发明，可以将时钟信号生成器集成在芯片内部，无需任何外界参考便可在一定的频率范围内生成时钟信号，从而减小系统的体积和功耗。

技术领域

本发明涉及时钟信号生成技术领域，具体是一种利用全数字标准单元实现的时钟信号生成器。

背景技术

由于具有强大的数据处理与逻辑控制能力，很强的抗干扰能力，并且可在不同工艺间便捷可靠地移植，数字电路已经成为任何一款SoC中必不可少的部分。而时钟信号是任何一个数字同步时序逻辑电路可以工作的前提条件。正是在时钟信号给定的节拍下，数字电路有条不紊地完成着预定的数据处理和逻辑控制的功能。

基于石英晶体的振荡器由于其卓越的性能，一直被公认为最佳的时钟信号生成器。然而，随着半导体工艺技术的不断进步，单片集成的功能越来越强大，系统的功耗和体积也日益受到设计者的重视。由于其工作机理的特点，基于石英晶体的振荡器的体积和功耗很难进一步减小，这势必限制着系统的体积和功耗的不断减小。在对体积和功耗要求非常严格的系统中，使用可集成的时钟信号生成器来代替石英晶体振荡器将会是一个重要的解决方案。

目前，可集成的时钟信号生成器主要是模拟电路，并且带隙基准电压源是其中必不可少的一部分。随着工艺的进步，电源电压逐渐降低，带隙基准电压源的设计难度将越来越大，这反过来将限制电源电压的进一步降低。而降低电源电压是低功耗设计最有效的手段之一。因此，利用电源电压可随工艺同步降低的数字标准单元设计时钟信号生成器是一种行之有效的解决方法。

利用数字标准单元产生周期性振荡信号的最简单的方法是将奇数个反相单元级联。然而，在集成电路中，数字标准单元的延迟时间与工艺、温度和电压相关，工艺、温度和电压中任一量的变化都会引起数字标准单元延迟时间的变化。因此无法直接利用数字标准单元构成的环形振荡器生成指定频率的时钟信号，必须寻找其他方法来补偿或消除工艺、温度和电压带来的影响。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种利用全数字标准单元实现的时钟信号生成器，以满足对体积和功耗非常敏感的系统的要求。

(二)技术方案

为达到上述目的，本发明提供了一种利用全数字标准单元实现的时钟信号生成器，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。

上述方案中，所述延时比估计器包括2个由不同的标准单元构成的环形振荡器以及相应的数字辅助逻辑，其中，这2个环形振荡器称为参照对，构成这2个环形振荡器的数字标准单元分别称为基准延时单元与参照延时单元。

上述方案中，所述基准延时单元由单一标准单元构成，所述参照延时单元由单一标准单元或不同标准单元的组合构成。

上述方案中，对于选定的参照对，其延迟时间比与基准延时单元的绝对延迟时间之间在给定的温度和电压范围内存在良好的拟合关系。

上述方案中，所述控制码映射器首先根据估计的延时比以及参照对的延时比与基准延时单元绝对延时之间的关系，求出当前条件下基准单元的绝对延时；之后，根据求出的基准单元的绝对延时、目标频率以及所述数字控制振荡器的控制方式生成相应的控制码。