[发明专利]一种锗基CMOS的制备方法在审
申请号: | 201410616327.1 | 申请日: | 2014-11-05 |
公开(公告)号: | CN104332442A | 公开(公告)日: | 2015-02-04 |
发明(设计)人: | 黄如;林猛;黎明;安霞;赵阳;张冰馨;刘朋强;夏宇轩;张兴 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京万象新悦知识产权代理事务所(普通合伙) 11360 | 代理人: | 贾晓玲 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 cmos 制备 方法 | ||
1.一种锗基CMOS的制备方法,包括如下步骤:
1)锗基衬底上阱的制备,即N阱和P阱:
1-1)对锗基衬底进行清洗,在锗基衬底上淀积注入掩蔽层;
1-2)注入所需的杂质并激活;
1-3)去除注入掩蔽层;
2)隔离结构形成:
2-1)场区隔离槽形成;
2-2)场区氧化物淀积;
3)MOS结构形成:
3-1)有源区开孔,用牺牲氧化的方法改善衬底表面粗糙度;
3-2)淀积栅介质;
3-3)淀积栅电极;
4)源、漏及接触形成:
4-1)形成侧墙结构;
4-2)源、漏注入及激活;
4-3)隔离层淀积、开孔、淀积接触金属。
2.如权利要求1所述的制备方法,其特征在于,所述步骤1-1)中,锗基衬底是体Ge衬底、硅上外延锗衬底或GeOI衬底,上述锗基衬底不掺杂或者轻掺杂,掺杂浓度<1×15cm-3;在淀积注入掩蔽层前,对锗基衬底表面进行清洗,以去除表面沾污和自然氧化层,注入掩蔽层材料有SiO2、Al2O3或Y2O3,其厚度为5~20nm。
3.如权利要求1所述的制备方法,其特征在于,所述步骤1-2)中,对于制备P阱,需要注入硼离子;对于制备N阱,需要注入磷离子;对于硼离子注入剂量为5×1010~1×1014cm-2,注入能量为30keV~120keV;对于磷离子注入剂量为5×1010~1×1014cm-2,注入能量为50keV~180keV。
4.如权利要求1所述的制备方法,其特征在于,所述步骤2-1)中,场区隔离槽形成包括:光刻定义隔离槽图形,刻蚀形成300~500nm深的槽。
5.如权利要求1所述的制备方法,其特征在于,所述步骤2-2)中,淀积400~500nm的场区氧化物SiO2、Al2O3或Y2O3。
6.如权利要求1所述的制备方法,其特征在于,所述步骤3-1)中用牺牲氧化的方法改善衬底表面粗糙度,具体方法如下:先将衬底浸泡在浓度为30%的H2O2中30s,用去离子水冲1min,再将衬底浸泡在浓度为36%的HCl中1min,用去离子水冲1min;如此重复3~4个周期。
7.如权利要求1所述的制备方法,其特征在于,所述步骤3-2)中,淀积的栅介质材料Al2O3、Y2O3、HfO2、ZrO2、GeO2或La2O3,淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD,淀积栅介质后进行退火处理,退火在N2、O2气氛中进行。
8.如权利要求1所述的制备方法,其特征在于,所述步骤3-3)中,栅电极采用多晶硅栅、金属栅或者FUSI栅,淀积的方法有ALD、PVD、PLD、MOCVD、PECVD或LPCVD。
9.如权利要求1所述的制备方法,其特征在于,所述步骤4-1)在栅极两侧形成侧墙,侧墙通过淀积SiO2或SiNx,刻蚀形成侧墙,或采用先SiO2再SiNx的双侧墙。
10.如权利要求1所述的制备方法,其特征在于,所述步骤4-2)源、漏注入的剂量,对于PMOSFETs,B的注入的剂量为5E14~5E15cm-2,注入能量为10~20keV;对于NMOSFETs,P的注入的剂量为5E14~5E15cm-2,注入能量为20~50keV,对于源、漏杂质的激活,在N2气氛进行500℃60s的退火。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410616327.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造