[发明专利]液晶显示面板及其栅极驱动电路

说明书

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种液晶显示面板及其栅极驱动电路。

背景技术

GOA(Gate Driver On Array)电路是利用现有的薄膜晶体管液晶显示器Array制程将栅极扫描驱动电路制作在Array基板上，以实现逐行扫描的驱动方式。

其中，GOA电路包括上拉电路(Pull-up circuit)、上拉控制电路(Pull-up control circuit)、下传电路(Transfer circuit)、下拉电路(Pull-down Holding circuit)以及负责电位抬升的上升电路(Boost circuit)。

具体地，上拉电路主要负责将输入的时钟讯号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速将扫描信号拉低为低电位，即薄膜晶体管的栅极的电位拉低为低电位；下拉保持电路则负责将扫描信号和上拉电路的信号(通常称为Q点)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。

现有的GOA电路经过长时间的操作，GOA电路的稳定性差，可能会导致GOA电路失效。

发明内容

本发明实施例提供了一种液晶显示面板及其栅极驱动电路，以提高栅极驱动电路长期操作的稳定性。

本发明提供一种栅极驱动电路，其包括多个移位寄存电路，多个移位寄存电路以串联方式进行级联，每一移位寄存电路包括：上拉电路，其包括第一晶体管，第一晶体管的栅极耦接于第一节点，源极耦接于第一时钟信号，漏极耦接于移位寄存电路的栅极信号输出端；下传电路，其包括第二晶体管，第二晶体管的栅极耦接于第一节点，源极耦接于第一时钟信号，漏极耦接于移位寄存电路的驱动信号输出端；上拉控制电路，其包括第三晶体管，第三晶体管的栅极耦接于其所在的移位寄存电路的前两级的移位寄存电路的驱动信号输出端，源极耦接于前两级的移位寄存电路的栅极信号输出端，漏极耦接于第一节点；上升电路，耦接于第一节点和移位寄存电路的栅极信号输出端之间，用于抬升第一节点的电位；第一下拉保持电路，耦接于第一节点、第一时钟信号、第一参考电压以及第二参考电压，用于保持第一节点的低电平；补偿电路，耦接于第一节点或者第一下拉保持电路，用于补偿第一节点或者第一下拉保持电路的电位。

其中，补偿电路包括第四晶体管，第四晶体管的源极和栅极均耦接于其所在的移位寄存电路的下一级的移位寄存电路的驱动信号输出端，第四晶体管的漏极与第一节点连接，用于根据下一级的移位寄存电路的驱动信号输出端输出的驱动信号抬升第一节点的电位。

其中，补偿电路还包括第五晶体管、第六晶体管以及第一电容，第一电容的一端与第三晶体管的漏极连接，第一电容的另一端与第五晶体管的漏极和第六晶体管的源极连接，第五晶体管的栅极与其所在的移位寄存电路的前四级的移位寄存电路的驱动信号输出端连接，第五晶体管的源极与前四级的移位寄存电路的栅极信号输出端连接，第六晶体管的栅极与前两级的移位寄存电路的驱动信号输出端连接，第六晶体管的漏极与第一节点连接。

其中，补偿电路包括第四晶体管、第五晶体管以及第一电容，第一电容的一端与第三晶体管的漏极连接，第一电容的另一端与第四晶体管的漏极和第五晶体管的源极连接，第四晶体管的栅极与其所在的移位寄存电路的前四级的移位寄存电路的驱动信号输出端连接，第四晶体管的源极与前四级的移位寄存电路的栅极信号输出端连接，第五晶体管的栅极与前两级的移位寄存电路的驱动信号输出端连接，第五晶体管的漏极与第一节点连接。