[发明专利]一种碳化硅MOS器件及其制造方法

说明书

技术领域

本发明涉及电子电路技术领域，尤其涉及一种碳化硅MOS器件及其制造方法。

背景技术

现有技术形成的碳化硅槽栅功率MOS器件使用干法刻蚀栅槽。刻蚀后的栅槽侧壁和底部表面粗糙度较大，碳化硅槽栅功率MOS器件工作时栅槽侧壁,作为器件的导电沟道，导电沟道表面粗糙度较高，会使器件通过反型沟道层载流子离子碰撞的几率较大，离子散射现象加剧，致使碳化硅槽栅功率MOS器件沟道电子迁移率极低。

因此现在需要一种的碳化硅MOS器件，以降低导电沟道表面粗糙度、从而降低导电沟道中载流子碰撞或散射几率。

发明内容

本发明提供了一种碳化硅MOS器件及其制造方法，本发明能够降低导电沟道表面粗糙度、从而降低导电沟道中载流子碰撞或散射几率。

为了实现上述目的，本发明提供了以下内容：

一种碳化硅MOS器件，包括：

SiC衬底、设置于所述SiC衬底上方的N^－外延层、设置于所述N^－外延层上方的P⁺外延层、设置于所述P⁺外延层上方的N⁺外延层、贯穿所述N⁺外延层和P⁺外延层并嵌入N^－外延层的栅槽、设置于栅槽上方的SiO₂氧化层、设置于SiO₂氧化层上方的栅极，设置于N⁺外延层上方的源极，设置于SiC衬底下方的漏极，以及在所述栅槽的内表面完全外延的P^－外延层。

优选的，所述P^－外延层的厚度为0.01～0.1μm。

优选的，所述P^－外延层掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3。

优选的，所述P^－外延层的掺杂介质为铝或硼。

一种碳化硅MOS器件的制造方法，包括：

在SiC衬底上外延N^－外延层；

在所述N^－外延层(7)上外延P⁺外延层；

在所述P⁺外延层上外延的N⁺外延层；

干法刻蚀所述N^－外延层、P⁺外延层和N⁺外延层形成栅槽；

在栅槽内表面完全外延P^－外延层；

在所述P^－外延层热氧化SiO₂氧化层；

在SiO₂氧化层上方淀积多晶硅覆盖栅槽内部形成栅极；

在N⁺外延层上方构建源极；

在SiC衬底下方构建的漏极。

优选的，所述在SiC衬底上外延N^－外延层具体包括：在SiC衬底上外延掺杂浓度为1×10¹⁵cm^-3～1×10¹⁶cm^-3，生长厚度为5～35μm的N^－外延层；

所述在所述N^－外延层上外延P⁺外延层具体包括：在N^－外延层上外延掺杂浓度为1×10¹⁸cm^-3～5×10¹⁸cm^-3，生长厚度为0.5～2μm的P⁺外延层；

所述在所述P⁺外延层上外延的N⁺外延层具体包括：在P⁺外延层上外延掺杂浓度为1×10¹⁹cm^-3～5×10¹⁹cm^-3，生长厚度为0.2～0.3μm的N+外延层。

优选的，所述在栅槽内表面完全外延P^－外延层具体包括：

在栅槽的内表面完全外延一层掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3、厚度为0.01～0.1μm的P^－外延层。