[发明专利]电荷库IGBT顶端结构及制备方法

说明书

技术领域

本发明主要涉及功率半导体器件，确切地说，本发明是关于用于绝缘栅双极晶体管(IGBT)的器件结构及其制备方法。

发明背景

绝缘栅双极晶体管(IGBT)是一种带有合成结构或复合结构(compositing structure)的半导体功率器件，合成结构中譬如结合了金属‐氧化物‐半导体场效应晶体管(MOSFET)以及双极结型晶体管(BJT)。设计性能增强型IGBT，以获得高于MOSFET的电流密度，以及比BJT更快、更高效地开关性能以及更好地控制。另外，可以轻掺杂IGBT的漂流区，以提高闭锁性能。同时，由于轻掺杂漂流区承受了来自底部P集电极区的高级别载流子注入，形成传导模式，因此IGBT器件仍然可以具有良好的导电性。凭借轻松控制栅极电极、双极电流机制等MOSFET的性能以及开关时间较短、功率损耗较低等优点，IGBT器件可以广泛应用于高压和高功率应用方面。

配置和制备IGBT器件的传统技术，由于存在各种取舍关系，在进一步提高性能方面仍然遇到许多困难和局限。在IGBT器件中，传导损耗和断开开关损耗E_off之间存在取舍。在额定电流处，传导损耗取决于集电极到发射极的饱和电压V_ce(SAT)。当器件打开时，较多的载流子注入提高了器件的导电性，从而降低了传导损耗。然而，由于断开时清除注入的载流子所耗散的能量，较多的载流子注入也会使断开开关损耗较高。

饱和时(V_ce(SAT))IGBT的集电极‐发射极电压及其击穿电压(V_BD)之间存在另一种取舍。增加顶部注入时，可以提高V_ce(SAT)，但是通常会降低击穿电压V_BD。带有高密度深沟槽的IGBT器件能够克服这种取舍，但是很难制备这种小间距、高纵横比或称高深宽比沟槽的高密度器件。

近年来，研发出IGBT器件的不同结构。图1A表示一种传统的IGBT器件100A的剖面图。在图1A所示的示例中，N‐型的重掺杂层102A沉积在通道区103A下方，以及轻掺杂漂流区101A上方，以进一步增强顶部的载流子注入。然而，由于N‐型的重掺杂层102A的存在，这种器件具有较低的击穿电压和很高的C_rss电容。这种IGBT器件的高C_rss电容会减慢器件的开关速度，导致较高的开关能量损耗。

图1B表示具有沟槽屏蔽电极结构的平面栅极136的一种传统的IGBT器件剖面图。IGBT器件100B形成在具有第一导电类型的半导体衬底105(例如P型衬底105)中。第二导电类型的外延层110(例如N‐型的外延层110)位于P型衬底105上方。集电极120沉积在衬底底面上。在这种类型的器件中，屏蔽沟槽135‐S具有一个被电介质(例如氧化物)126包围的屏蔽电极137。器件100B中的带有屏蔽电极的屏蔽沟槽135‐S没有栅极电极部分。取而代之的是，平面栅极136沉积在平面栅极氧化物125‐P上，平面栅极氧化物125‐P使平面栅极136和半导体表面绝缘。屏蔽电极137连接到源极/发射极电压。在本例中，通道通常是水平的，位于本体区140上方，以及平面栅极136下方，从源极130(和可选的轻掺杂源极131)到N+型的重掺杂区145上方。由于制造带有单独电极的屏蔽沟槽135‐S比制造带有多个电极的屏蔽栅极沟槽结构更加简便，因此平面栅极的制备更为简单，使得制造本实施例也较为简便。屏蔽沟槽135‐S仍然对N+型的重掺杂区145提供电荷补偿，保持很高的击穿电压(BV)，以及很低的电容Crss，以便于快速、高效开关。然而图1B所示类型的器件会获得较低的Crss，并通过较低的Eon和Eoff损耗，增大注入，这需要深沟槽的密度很高。另外，N+型的重掺杂区145还会降低击穿电压。

图1C表示三维方向上带有局部窄台面结构的另一种IGBT的剖面图。在这种结构的栅极之间配置窄区域，可以提高注入增益效果。然而，这种器件需要复杂的设计和处理。这种设计和处理的一个示例可参见M.Sumitomo、J.Asai,H.Sakane、K.Arakawa、Y.Higuchi和M.Matsui等人在功率半导体器件和集成电路2012年度国际论坛上发表的论文(2012,第17页)《带有局部窄台面结构的低损耗IGBT(PNM‐IGBT)》。

有必要研发一种IGBT结构，无需高密度深沟槽或复杂的设计/处理，就能降低成本、提高性能，同时不会牺牲击穿。

发明内容