[发明专利]高效率射频LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体集成电路器件，特别是涉及LDMOS(Lateral Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件。

背景技术

射频功率器件是半导体微电子集成电路技术与微波电子技术融合起来的新一代功率半导体产品，以其线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好等方面的优势，已经成为通信基站、雷达应用的最具竞争力的功率器件。为了满足通信基站等应用领域不断提高的标准，射频LDMOS器件对效率及线性度的要求也越来越高，

请参阅图1，这是一种现有的射频LDMOS器件的剖面结构示意图。在p型硅衬底1上具有p型外延层2。在部分的p型外延层2上具有栅氧化层3。栅氧化层3仅将源极金属硅化物11b、漏极金属硅化物11c、衬底金属电极15d的位置暴露出来。在部分的栅氧化层3上具有多晶硅栅极4。多晶硅栅极4一侧下方的p型外延层2中具有n型轻掺杂注入区6，多晶硅栅极4另一侧下方的外延层2中具有p型沟道区7。在n型轻掺杂注入区6中具有n型重掺杂漏极8c。在p型沟道区7中具有侧面相邻的n型重掺杂源极8b和p型重掺杂注入区9。在部分的栅氧化层3上具有硅化物阻挡层10。硅化物阻挡层10在多晶硅栅极4的两侧形成侧墙结构，但暴露出金属硅化物11a、11b、11c和衬底金属电极15d的位置。在多晶硅栅极4上具有栅极金属硅化物11a。在部分的n型重掺杂源极8b和部分的p型重掺杂注入区9上具有源极金属硅化物11b。在部分的n型重掺杂源漏极8c上具有漏极金属硅化物11c。整个射频LDMOS器件均被金属前介质层12所覆盖。源极金属电极15b贯穿金属前介质层12，底部在源极金属硅化物11b的上表面或内部。漏极金属电极15c贯穿金属前介质层12，底部在漏极金属硅化物11c的上表面或内部。衬底金属电极15d贯穿金属前介质层12、硅化物阻挡层10、栅氧化层3、p型重掺杂注入区9、p型沟道区7、p型外延层2，底部在p型硅衬底1的上表面或内部。

图1所示的射频LDMOS器件中，为了获得较小的栅极电阻，需要增大栅极金属硅化物11a的厚度。但是源极金属硅化物11b和漏极金属硅化物11c与栅极金属硅化物11a是同时淀积和高温退火所形成的，如增大栅极金属硅化物11a的厚度，势必也将同时增加源极金属硅化物11b和漏极金属硅化物11c的厚度。一旦源极金属硅化物11b和漏极金属硅化物11c的厚度过大，就会大量消耗n型重掺杂源极8b和n型重掺杂漏极8c的硅(金属硅化物是由金属与硅在高温下反应而形成的)。这将导致射频RFLDMOS反向击穿时有较大的漏电流，击穿电压也不够稳定，从而导致器件可靠性的降低。

请参阅图2，这是图1所示的射频LDMOS器件的部分结构的设计版图。图2中沿A-A方向的剖面结构就对应着图1。图2中p型沟道区7的设计图形可以与多晶硅栅极4部分重叠，在形成p型沟道区7的离子注入时重叠部分受到多晶硅栅极4的阻挡，在离子注入后的退火时p型沟道区7的最终图形会与多晶硅栅极4部分重叠。类似地，n型重掺杂源极8b的设计图形可以与多晶硅栅极4部分重叠且与源极金属电极15b无重叠，在形成n型重掺杂源极8b的离子注入时重叠部分受到多晶硅栅极4的阻挡，在离子注入后的退火时n型重掺杂源极8b的最终图形会与多晶硅栅极4部分重叠且与源极金属电极15b部分重叠。图1所示的射频LDMOS器件的漏端区域中，漏极金属电极15c的版图区域﹤漏极金属硅化物11c的版图区域﹤n型重掺杂漏极8c的版图区域。一旦漏极金属硅化物11c的厚度过大，由于受到与内侧的漏极金属电极15c的套刻规则、以及与外侧的n型重掺杂漏极8c的套刻规则的限制，决定了n型重掺杂漏极8c的宽度d无法减小。这就使得源漏电容C_ds较大，从而导致器件的效率及非线性度降低。

发明内容

本申请所要解决的技术问题是提供一种射频LDMOS器件，具有较高的效率。为此，本申请还要提供所述射频LDMOS器件的制造方法。

为解决上述技术问题，本申请高效率射频LDMOS器件包括重掺杂漏极，在重掺杂漏极上具有漏极金属电极；所述漏极金属电极的底部与重掺杂漏极相接触并将重掺杂漏极电性引出。

本申请高效率射频LDMOS器件的制造方法包括在重掺杂漏极上形成漏极金属电极，并由漏极金属电极直接将重掺杂漏极电性引出。