[发明专利]一种缓冲区配置方法及装置

说明书

技术领域

本发明涉及数据传输技术，特别涉及数据传输系统缓冲区配置方法及装置。

背景技术

随着网络的飞速发展，网络设备性能大幅提升。以路由器设备为例，接口速度从以前的百兆口发展到现在的万兆口。在呈现形式上，固化口和可扩展口数目也在不断增加。网络设备性能的提升，必然要求CPU处理速度和内存容量相应增加。对于任何一种设备，内存都是重要资源，在性能一定的情况下，软件对内存的消耗越小越好。

数据通信设备中，路由器是一种工作于网络边缘的数据选路设备。路由器中的各个通信接口在实现数据传输的方式上可能各有不同。其中非常重要的一种传输方式是DMA(Directory Memory Access，直接存储器访问)传输。DMA传输是相对于中断传输的一种数据传输方式，其基本原理是通过DMA控制器，将数据在内存和外设之间进行独立传输，而不需要CPU中断的干预，从而节约CPU资源。

一个完整的DMA传输过程必然经过下面4个步骤：

1、DMA请求

CPU对DMA控制器初始化，并向I/O(input/output)接口发出操作命令，I/O接口提出DMA请求。

2、DMA响应

DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期，即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。

3、DMA传输

DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM(Random-Access Memory)与I/O接口进行DMA传输。在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。

4、DMA结束

当完成规定的数据传送后，DMA控制器即释放总线控制权，并向I/O接口发出结束信号。当I/O接口收到结束信号后，一方面停止I/O设备的工作，另一方面向CPU提出中断请求，使CPU从不介入的状态解脱，并执行一段检查本次DMA传输操作正确性的代码。最后，带着本次操作结果及状态继续执行原来的程序。

由此可见，DMA传输方式无需CPU直接控制，也没有中断处理方式那样保留现场和恢复现场的过程，通过硬件为内存与外设开辟一条直接传送数据的通路，使CPU的效率大为提高。

在数据通信领域，主流CPU通信处理子模块都大量使用了DMA传输机制。DMA传输机制的实现，均需要在内存中分配一片环状缓冲区，用于存放DMA操作所需要的状态和数据，行业里面称成这片区域为BD(Buffer Descriptor，缓冲区描述符)。

DMA数据接收过程中，BD通常配置成环状，称为BD环。BD环结构一般可以分成两部分：状态域和指针域，分别为4字节，合计8个字节长度。状态域一般包含接收使能位、中断使能位和接收状态域；指针域用于存放待操作的缓存地址。实现DMA数据接收处理流程，当前业界通常的作法主要有下面两种方案。

方案一

申请包含n个BD的BD环；

申请n个缓冲区(buffer)，挂到BD环上；

将BD环信息设置到硬件；

初始化所有BD，并打开中断，设置BD状态为可以接收状态；

使能硬件接收；

每个BD完成DMA接收后会产生中断，在中断服务程序中唤醒接收任务；

接收任务主要是查询状态为“接收完成”的BD，摘除其缓存交给上层模块处理，同时申请新的缓冲区，挂接到该BD上，并将该BD重新置为“可以开始接收”状态。

BD环结构图1所示。

接受任务中获取在中断处理函数中释放的信号量，防止接收任务空转以节约CPU资源。接收任务处理流程如图2所示。

该方案的优点是实现简单，尤其是初始化过程，一开始就挂满BD环，只需要在接收任务中，逐个回收并重新挂接。但是有一个缺点：在任何时候BD环都是满的，占用了n个缓冲区。如果接口密度大，并且BD环比较长，就会占用大量的缓存。比如一个千兆以太口，BD个数为1024，当存在20个GE(Gigabit Ethernet)口的时候，任何时间都会至少需要20k个缓冲区。

方案二

与方案一基本上相同，主要区别在于不用打开DMA中断。根据系统不同，接收数据的操作可能是单独任务，也可能是专用模块的轮询调用接收处理接口。与方案一存在同样的缺点，这里不再赘述。