[发明专利]一种时钟信号发生方法及系统

说明书

技术领域

本发明涉及数字信号处理领域，特别是涉及一种时钟信号发生方法及系统。

背景技术

DDS(Direct Digital Synthesizer，即直接数字合成技术)作为一种新型的频率合成技术，正在以其频率切换时间短、频率分辨率高、相位变换连续、低相位噪声、低漂移以及频带范围宽等优点被越来越多的应用于雷达、通信、电子对抗等电子系统中。但是在频率合成过程中，数模转换器DAC(Digital to Analog Converter，即数/模转换器)的非线性特性导致其输出信号中含有基波频率的谐波分量，这些谐波分量会在镜像中再现，可能会扩展到第一奈奎斯特带频率区，也就导致这些镜像可能会出现在滤波器通带以内，直接影响DDS输出时钟信号的抖动性能，加剧了输出信号的时钟抖动。

为解决上述问题，现有技术公开了一种基于FPGA(Field－Programmable Gate Array，即现场可编程门阵列)的DDS任意波形信号发生器，该技术采用相位扰动技术使得频谱优化，具有兼容性、通用性强、控制操作简便等优点。但其不足之处在于，对于DAC的非线性导致其输出信号中含有基波频率的谐波分量，即落在第一奈奎斯特带频率的谐波分量或者镜像分量，没有得到有效地抑制，DDS输出时钟信号的频谱纯度低。

因此，如何有效抑制DAC非线性特性导致其输出信号中含有基波频率的谐波分量，提高DDS输出时钟信号的频谱纯度是本领域技术人员目前需要解决的技术问题。

发明内容

本发明的目的是提供一种时钟信号发生方法，有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量，提高了DDS输出时钟信号的频谱纯度；本发明的另一目的是提供一种时钟信号发生系统。

为解决上述技术问题，本发明提供了一种时钟信号发生方法，该方法包括：

步骤A：直接频率合成DDS时钟信号发生器接收上位机发送的频率控制字、相位偏移控制字以及抑制谐波使能信号，生成离散时钟信号；

步骤B：所述离散时钟信号经过数模转换器DAC进行数模转换，低通滤波后得到初始时钟信号；

步骤C：信号分析器分析所述初始时钟信号，确定幅值最大的预设个数的谐波的谐波次数、谐波幅值以及谐波相位；

步骤D：所述上位机获取所述谐波次数、所述谐波幅值以及所述谐波相位并生成谐波频率控制字、谐波幅值控制字以及谐波相位偏移控制字，其中，所述谐波频率控制字对应的谐波次数与所述谐波次数相同，所述谐波幅值控制字对应的谐波幅值与所述谐波幅值相同，所述谐波相位偏移控制字对应的相位与所述谐波的相位的差值为180度；

步骤E：预设个数的谐波信号发生器分别接收所述上位机发送的，与其对应的所述谐波频率控制字以及所述谐波相位偏移控制字，并依据所述谐波频率控制字以及所述谐波相位偏移控制字生成每一路初始谐波时钟信号；

步骤F：预设个数的谐波幅度控制器分别接收所述上位机发送的，与其对应的所述谐波幅值控制字，依据所述谐波幅值控制字对与其对应的初始谐波时钟信号的幅值进行调整，生成每一路谐波时钟信号；

步骤G：将所述离散时钟信号与各路所述谐波时钟信号进行合成,得到目的时钟信号；

步骤H：当所述抑制谐波使能信号有效时，将所述目的时钟信号输出。

优选的，步骤A中，所述DDS时钟信号发生器生成所述初始时钟信号的过程具体包括：

步骤A1：DDS时钟信号发生器在时钟脉冲的控制下以所述频率控制字为步进进行累加，得到初始相位值；

步骤A2：所述初始相位值与所述相位偏移控制字相加得到最终相位值；

步骤A3：所述最终相位值经过相位幅度转换后得到离散时钟信号。

优选的，步骤A1中的所述初始相位值为所述频率控制字与上一时钟脉冲作用后产生的初始相位值的和。

优选的，步骤A2具体包括：

截取所述初始相位值的高19位和14位的所述相位偏移控制字相加得到所述最终相位值。

优选的，步骤D中所述谐波频率控制字为所述频率控制字与所述谐波次数的乘积；

步骤F中所述谐波时钟信号的幅值为所述初始谐波时钟信号的幅值与所述谐波幅值控制字的乘积。

优选的，步骤G具体包括：

将所述离散时钟信号的幅值与各路所述谐波时钟信号的幅值进行合成，得到16位幅值的目的时钟信号。

优选的，步骤H还包括：

当所述抑制谐波使能信号无效时，将所述离散时钟信号输出。

优选的，还包括：