[发明专利]同时配置多个内核寄存器的方法及装置

说明书

技术领域

本发明涉及网络通信领域，尤其涉及集成电路的芯片设计中的一种同时配置多个内核寄存器的方法及装置。

背景技术

芯片中的内核是指一个数据或报文处理单元，把多个具有相同功能的内核集成在一起，并行的处理入口数据称之为多内核架构。采用多内核并行处理的架构对于网络交换芯片的设计尤为重要，其能够显著提升芯片的处理带宽，解决当前日益提高的带宽需求。但是采用多内核架构也使得芯片内部寄存器的数量成倍增长。

对多内核架构的传统配置方法为：通过寄存器的基地址和偏移地址逐个内核去配置。

如图1所示，主机通过控制模块发出寄存器配置命令，从机通过指令解析模块响应控制模块发出的命令，并作出相应配置动作。本实施方式中，假设芯片有n个内核，每个内核被分配一个基地址，所述内核分别为B₁，B₂，…，B_n，另外，每个内核中有m个寄存器，每个寄存器都将被分配一个偏移地址，分别为O₁，O₂，O_m。上层控制模块发出的配置指令中包括指示将要寻址的内核的基地址以及指示寄存器的偏移地址，指令解析模块收到该条配置指令后将会解析出基地址，并根据此基地址往对应的内核发送配置请求，内核收到配置请求后根据偏移地址完成对应寄存器的配置，同时返回应答信号和状态标志信号(如错误标志信号、超时标志信号等)。其中，错误标志信号表示此次访问中出现错误，需要主机采取相应错误处理；超时标志信号表示配置指令发出后，在指定时间内未得到相应处理，于是由指令解析模块告知控制模块此次访问超时，需要主机采取相应处理。

本实施方式中，对内核芯片的寄存器进行配置过程如下：

S1、发送内核1基地址B₁+寄存器1偏移地址O₁，完成寄存器1的配置；

S2、发送内核1基地址B₁+寄存器2偏移地址O₂，完成寄存器2的配置；

S3、发送内核1基地址B₁+寄存器m偏移地址O_m，完成寄存器m的配置，至此内核1中所有寄存器配置结束；

S4、重复步骤S1- S3，将基地址换成B₂，完成内核2中的寄存器配置；

S5、重复步骤S1- S3，将基地址换成B_n，完成内核n中的寄存器配置；

如此，若寄存器具有n个内核，每个内核中设置有m个芯片，那么，完成全部寄存器的配置将需要对其配置n*m次，使得寄存器配置效率过慢，配置过程变得很长。

发明内容

本发明的目的在于提供一种同时配置多个内核寄存器的方法及装置。

为实现上述目的之一，本发明一实施方式的同时配置多个内核寄存器的方法，所述方法包括：在系统多内核架构中增加一并行配置基地址，所述并行配置基地址用于执行多内核并行配置； 

接收系统配置请求指令，所述系统配置请求指令包括计划配置寄存器的基地址和偏移地址；

判断所述系统配置请求指令中的基地址是并行配置基地址还是独立的配置基地址；

若所述系统配置请求指令中的基地址为独立的配置基地址，则查询所述配置基地址指向的系统内核，并对所述系统内核中对应偏移地址的寄存器进行配置；

若所述系统配置请求指令中的基地址为并行配置基地址，则对所述系统内核中对应所述偏移地址的所有寄存器进行同时配置。

作为本发明的进一步改进，所述方法还包括：

在系统多内核架构中增加一并行配置使能寄存器 ，所述并行配置使能寄存器 用于存储是否对所述内核使能并行配置的使能指令；

若所述配置请求指令中的基地址指向所述并行配置基地址，则查询所述并行配置使能寄存器 ，根据所述并行配置使能寄存器 存储的使能指令选择待配置所述系统内核。

作为本发明的进一步改进，所述方法还包括：

对所述并行配置使能寄存器预配置；

所述并行配置寄存器的位宽等于系统内核数量，其中每一比特对应一个系统内核的基地址的并行配置使能状态；

若对应所述基地址的所述比特位置为1，则表示所述并行配置请求指令下发后，所述基地址下的寄存器允许配置；

若对应所述基地址的所述比特位置为0，则表示所述并行配置请求指令下发后，对所述基地址下的寄存器不允许配置。 

作为本发明的进一步改进，所述方法还包括：