[发明专利]一种并机逆变器

权利要求书

1.一种并机逆变器，由电源供电转换为数字电源给数字元件供电，其特征在于：包括电源分配模块、CPU分配管理模块、自同步输出模块、恒流恒压驱动模块和功率转换模块，所述电源分配模块分别与CPU分配管理模块的输入端、自同步输出模块的输入端和恒流恒压驱动模块的输入端连接，CPU分配管理模块的输出端与所述恒流恒压驱动模块的控制端连接，恒流恒压驱动模块的输出端与功率转换模块的控制端连接，功率转换模块的输出端与自同步输出模块的输入端连接，自同步输出模块的输出端为并机逆变器的输出端，自同步输出模块的反馈端与所述CPU分配管理模块的反馈输入端连接。

2.根据权利要求1所述的并机逆变器，其特征在于：所述的自同步输出模块包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、场效应管VT1、场效应管VT2、场效应管VT3、场效应管VT4、三极管Q1、三极管Q2、三极管Q3、压敏电阻RT1、压敏电阻RT2、压敏电阻RT3、光耦QU1、光耦QU2、稳压二极管D1、稳压二极管D2、稳压二极管D7、稳压二极管D11、二极管D3、二极管D4、二极管D5、二极管D6、二极管D8、二极管D9、二极管D10、二极管D12、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10、共模电感LG、电感L1、变电阻RT4和熔断器F1，所述场效应管VT1的漏极与功率转换模块的第一输出端连接，所述场效应管VT2的源极与功率转换模块的第二输出端连接，场效应管VT1的源极与场效应管VT2的漏极连接，场效应管VT1的栅极与稳压二极管D1的阴极连接，稳压二极管D1的阳极与场效应管VT1的源极连接，稳压二极管D1的阴极与电阻R1的第一端连接，电阻R1的第二端与电容C1的第一端连接，电容C1的第二端与稳压二极管D1的阳极连接，电阻R1的第二端与二极管D3的阴极连接，二极管D3的阳极依次通过电阻R3、电阻R9与二极管D8的阳极连接，二极管D3的阴极通过电阻R4与二极管D4的阳极连接，二极管D4的阴极与二极管D3的阳极连接，二极管D4的阳极与三极管Q1的基极连接，三极管Q1的集电极与场效应管VT1的栅极连接，三极管Q1的发射极与与稳压二极管D1的阳极连接，三极管Q1的基极与二极管D5的阴极连接，二极管D5的阳极与三极管Q1的发射极连接，三极管Q1的基极通过电容C2与三极管Q1的发射极连接，二极管D6的阴极与三极管Q1的发射极连接，二极管D6的阳极与场效应管VT2的栅极连接，二极管D6的阳极通过电阻R6和电阻R5与二极管D6的阴极连接，二极管D6的阳极通过电阻R2与稳压二极管D2的阴极连接，稳压二极管D2的阳极与场效应管VT2的源极连接，所述场效应管VT4的漏极与所述场效应管VT1的漏极连接，所述场效应管VT3的源极与所述场效应管VT2的源极连接，场效应管VT4的源极与场效应管VT3的漏极连接，场效应管VT4的栅极与稳压二极管D7的阴极连接，稳压二极管D7的阳极与场效应管VT4的源极连接，稳压二极管D7的阴极与电阻R7的第一端连接，电阻R7的第二端与电容C3的第一端连接，电容C3的第二端与稳压二极管D7的阳极连接，电阻R7的第二端与二极管D8的阴极连接，二极管D8的阳极依次通过电阻R9、电阻R3与二极管D3的阳极连接，二极管D8的阴极通过电阻R10与二极管D9的阳极连接，二极管D9的阴极与二极管D8的阳极连接，二极管D9的阳极与三极管Q2的基极连接，三极管Q2的集电极与场效应管VT4的栅极连接，三极管Q2的发射极与与稳压二极管D7的阳极连接，三极管Q2的基极与二极管D10的阴极连接，二极管D10的阳极与三极管Q2的发射极连接，三极管Q2的基极通过电容C4与三极管Q2的发射极连接，二极管D12的阴极与三极管Q2的发射极连接，二极管D12的阳极与场效应管VT3的栅极连接，二极管D12的阳极通过电阻R12和电阻R11与二极管D12的阴极连接，二极管D12的阳极通过电阻R8与稳压二极管D11的阴极连接，稳压二极管D11的阳极与场效应管VT3的源极连接，三极管Q1的发射极与共模电感LG的第一输入端连接，三极管Q1的发射极通过电感L1与共模电感LG的第二输入端连接，共模电感LG的第一输出端通过电容C7与自同步输出模块的保护接地接口连接，保护接地接口分别通过电容C5和电容C6接地，共模电感LG的第一输出端和共模电感LG的第二输出端之间连接有电容C8，共模电感LG的第一输出端与自同步输出模块的零线接口连接，共模电感LG的第二输出端通过熔断器F1与压敏电阻RT1的第一端、压敏电阻RT2的第一端和压敏电阻RT3的第一端连接，压敏电阻RT1的第二端、压敏电阻RT2的第二端和压敏电阻RT3的第二端与自同步输出模块的相线接口连接，共模电感LG的第一输出端与光耦QU1的第二输入端以及光耦QU2的第二输入端连接，共模电感LG的第二输出端与光耦QU1的第一输入端以及光耦QU2的第一输入端连接，光耦QU1的第一导通端分别通过电阻R18和电容C10接地，光耦QU1的第一导通端依次通过变电阻RT4和电阻R19与数字电源连接，光耦QU2的第二导通端与光耦QU1的第二导通端连接，光耦QU2的第二导通端接地，光耦QU2的第一导通端通过电阻R17与三极管Q3基极连接，数字电源通过电阻R15与三极管Q3的集电极连接，数字电源通过电阻R16与光耦QU2的第一导通端连接，三极管Q3的集电极与三极管Q3的发射极之间通过电容C9连接，三极管Q3的集电极与CPU分配管理模块的一个端口连接。