[发明专利]CMOS影像传感器的像元结构及其制造方法

说明书

技术领域

本发明涉及半导体器件的制造技术领域，尤其涉及一种CMOS影像传感器的像元结构及其制造方法。

背景技术

CMOS影像传感器由于其与CMOS工艺兼容的特点，从而得到快速发展。相对于CCD工艺，其工艺完全与CMOS工艺兼容，其通过将光敏二极管和CMOS处理电路一起制作在硅衬底上，在保证性能的基础上大幅度降低了成本，同时可以大幅度提高集成度，制造像素更高的产品。

传统CMOS影像传感器使用正面光照的方法，将光敏二极管和CMOS处理电路结构一起制作在硅衬底上使用同一层次实现，而芯片互连则制造在CMOS处理电路结构之上，光敏二极管之上为了光线的通过而不进行互连线的排布；这样整个布线密度全部集中在CMOS处理电路结构部分，而光敏二极管占硅片面积要大于CMOS处理电路结构，这样需要更高的布线层次来实现功能，但更高的布线层次会引起光线的损耗，引起性能的下降；另外，CMOS工作电压都比较低，如何在保持低电压情况下增加耗尽层体积是提高影像传感器的一个重要问题；近期有人提出使用背光照式技术，将硅片背面减薄，使光线通过硅片背面照射到光敏二极管上，从而提升性能，但整个工艺非常复杂，带来很高的工艺复杂性和成本。

公开号为CN102226996A的中国专利申请提供了一种CMOS影像传感器及其制造方法，该影像传感器在衬底上布置了CMOS处理电路结构，并且在CMOS处理电路结构上布置了通过第一导电类型非晶硅材料和第二导电类型非晶硅材料接触而形成的光敏二极管PN结。

然而，同上述申请相似的所有现有技术中，CMOS影像传感器的像元区域通常只使用一个PN结，因而其耗尽层宽度、厚度相对较小，如果通过高电压将耗尽层宽度、厚度拉大，那么高电压又会带来功耗、工艺等等问题。

如何提供一种CMOS影像传感器的像元结构及其制造方法，在小电压下就能形成较厚的耗尽层，来提高光吸收，从而提高器件性能，是本领域技术人员亟待解决的技术问题之一。

发明内容

本发明的目的在于弥补上述现有技术的不足，提供一种CMOS影像传感器的像元结构及其制造方法，在小电压下就能产生厚耗尽层，利于光吸收，提高器件性能。

为实现上述目的，本发明提供一种CMOS影像传感器的像元结构，其制作于读取电路或处理电路的顶层之上，所述读取电路或处理电路的顶层包括介质层和介质层两边的各一个通孔，所述像元结构包括：

金属反射层，位于所述介质层之上；

金属假图形，位于所述金属反射层之上；

金属连接图形，包括分别位于两个所述通孔之上的N型金属连接图形和P型金属连接图形；

多层PN结结构，由P型材料和N型材料错层叠加于所述金属反射层、金属假图形和金属连接图形之上；

接触结构，包括位于N型金属连接图形之上的纵向的N型接触结构和位于P型金属连接图形之上的纵向的P型接触结构，以使得每层N型材料通过N型接触结构与N型金属连接图形电连接，而每层P型材料通过P型接触结构与P型金属连接图形电连接。

进一步地，所述金属假图形在金属反射层上形成至少一个凸起，所述多层PN结结构中的每一层P型材料和N型材料在对应处也形成至少一个凸起。

进一步地，所述接触结构的离子掺杂浓度高于多层PN结结构的离子掺杂浓度。

进一步地，所述金属反射层和金属假图形均不与金属连接图形相接触，所述多层PN结结构中P型材料不与N型金属连接图形相接触、N型材料不与P型金属连接图形相接触。其中，所述多层PN结结构中的最底层为P型材料或N型材料。

进一步地，所述金属反射层、金属假图形和金属连接图形选自Al、Ti、TiN、Ta、TaN、Co或Cu。

本发明还提供一种CMOS影像传感器的像元结构的制造方法，所述像元结构制作于读取电路或处理电路的顶层之上，所述读取电路或处理电路的顶层包括介质层和介质层两边的通孔，所述制造方法包括以下步骤：

步骤S01，在所述读取电路或处理电路顶层表面上沉积第一金属层，并图形化，以形成分别与两个所述通孔相接触的N型金属连接图形和P型金属连接图形、以及位于所述介质层之上的金属假图形；

步骤S02，沉积第二金属层，以形成所述介质层之上的金属反射层，并去除金属反射层与N型、P型金属连接图形之间的金属层，以形成金属之间的隔离；

步骤S03，沉积N型材料，并去除所述P型金属连接图形上的N型材料，以使N型材料不与P型金属连接图形相接触；或沉积P型材料，并去除所述N型金属连接图形上的P型材料，以使P型材料不与N型金属连接图形相接触；