[发明专利]一种基于可控硅的静电放电保护电路

说明书

技术领域

本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护技术领域，尤其涉及一种基于可控硅(Silicon Controlled Rectifier，SCR)作为泄放器件的ESD保护电路。

背景技术

CMOS集成电路芯片在制造、封装、存储和正常工作中，都会有遭受到ESD冲击的可能性。ESD可分为四类，人体模型(Human Body Model，HBM)、机器模型(Machine Model，MM)、带电器件模型(Charged Device Model，CDM)、场感应模型(Field Induced Model，FIM)。无论哪一种情况，都能在极短的时间内对芯片造成不可逆的损伤。所以，ESD保护电路是保证芯片不受静电损坏的不可或缺的一部分。特别是工艺的需求导致栅氧化层越来越薄，进而击穿电压越来越低，这对ESD保护电路有效性的要求越来越高。当ESD事件发生时，ESD保护电路能够迅速开启，为静电荷泄放提供一个低阻通道，并保证其钳位电压在一个安全范围内；当正常上电和工作时，ESD保护电路应该保持关闭，并保持其漏电电流在很低的水平。在ESD设计中，为了应对不同情况下的ESD冲击模式，在输入压焊点和地之间也需要ESD保护电路。

可控硅SCR器件作为泄放器件，能够用最小的面积实现最大的泄放能力，因此被广泛使用。可控硅SCR的基本结构如图1(a)、(b)、(c)所示。然而单个可控硅SCR器件的触发电压高达几十伏特，并不能单独在IC芯片中使用。为了解决可控硅SCR器件触发困难的问题，主要有两种触发方式：瞬态触发和直流触发。两种触发方式各有优点，瞬态触发的触发速度快，但容易受到高频噪声的影响从而导致大的漏电；直流触发抗干扰能力强，但必须达到触发电压才能触发，触发速度较瞬态触发慢。目前，有两方面值得研究者继续研究：一是触发电路的集成面积如何做得更小，二是整体的漏电如何做得更低。

图2所示为先前技术提供的基于可控硅SCR的直流触发ESD保护电路结构示意图。可控硅SCR被应用于输入压焊点和V_ss之间，二极管D₁、D₂和三极管Q_npn的发射极-基极构成的二极管链为二极管直流触发模块。当输入压焊点上的电压达到直流触发电压V_tri(DC)，可控硅SCR被触发导通，形成低阻导电通道，进而泄放静电荷。可控硅SCR导通后可以自动维持开启状态，直至输入压焊点上的电压小于可控硅SCR的维持电压，可控硅SCR自动关闭。其中，二极管D₁的位置可以调整可控硅SCR的维持电压。D₁处于现在图2所示的位置时，其导通电压计算在维持电压之中；D₁移到D₂支线的位置时，其导通电压不计算在维持电压之中。

在正常工作时，可控硅SCR保持关闭，直流触发模块有漏电存在。但是，由于达林顿效应的存在，使得芯片在正常工作时通过二极管链的漏电流十分可观。如图3所示，当直流触发的可控硅SCR应用在输入压焊点和V_ss之间时，如果输入压焊点上的信号处于高电平1，二极管D₁与衬底构成的寄生三极管Q₁的基极之间的漏电为I_B1时，总的漏电为(1+β)³I_B1。

因此，针对以上不足，本文提供一种基于可控硅的静电放电保护电路。在设计直流触发的可控硅ESD保护电路时，有效的减少了正常工作时的漏电；在ESD冲击来临时，可控硅仍能有效触发。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是以往直流触发ESD保护电路，在正常工作状态下漏电较大，在ESD冲击来临时不能迅速开启泄放器件的问题。

(二)技术方案

为了解决上述技术问题，本发明提供了一种。该基于可控硅的静电放电电路包括泄放器件可控硅，以及PMOS晶体管M_P；其中，所述PMOS晶体管M_P的源极与正向偏置的二极管D₂的n端相连，所述PMOS晶体管M_P的漏极接地，所述PMOS晶体管M_P的栅极与电源管脚V_DD相连；