[发明专利]一种应用于随钻声波测井仪的采集控制电路及测井装置

权利要求书

1.一种应用于随钻声波测井的采集控制电路，其特征在于，包括：数字信号处理器DSP、至少一个可编程逻辑门阵列器件FPGA、模拟与数字转换器ADC和存储单元，

所述DSP通过控制所述FPGA对所述ADC和存储单元进行控制；

所述FPGA将所述ADC采集的数据进行采样，并将采样数据传输给所述DSP，所述DSP对所述的采样数据进行分析处理以及协议的设定，将处理后带有协议设定的数据通过所述FPGA存储到所述存储单元；

所述存储单元设计采用两片容量为2GByte的NAND Flash芯片，所述FPGA控制写逻辑时序将所述ADC采集的数据写入所述NAND Flash芯片，在写入所述NAND Flash芯片的过程中，进行所述NAND Flash的坏块管理，同时控制写入的间隔；

所述电路还包括上位机，所述DSP在接收到所述上位机下发的读取命令时，向所述FPGA下发存储单元的读命令，所述FPGA自动识别坏块并控制读逻辑时序将所述存储单元中的数据按页读取；

所述上位机和所述FPGA通过RS485接口进行通信。

2.根据权利要求1所述的电路，其特征在于，所述DSP和所述FPGA通过HPI接口和/或MCBSP接口进行通信。

3.根据权利要求1所述的电路，其特征在于，所述DSP包括动态随机存取存储器DRAM，所述DRAM用于存储由所述FPGA发送的采样数据。

4.根据权利要求1所述的电路，其特征在于，所述FPGA包括FIFO数据缓冲器，所述ADC在采集数据的同时，数据直接被放入所述FIFO数据缓冲器；所述FPGA自行检测所述FIFO数据缓冲器的状态，当为非空状态时，将数据从所述FIFO数据缓冲器中读出并写入所述DSP指定的DRAM地址内。

5.根据权利要求1所述的电路，其特征在于，所述DSP具体用于：

对所述采样数据进行识别，所述DSP识别每路信号的最大值，当最大值高于上门槛标识值时，自动控制增益码调小一档；当最大值低于下门槛标识值时，调大一档。

6.根据权利要求1所述的电路，其特征在于，所述ADC具体用于：

同时采集4路模拟信号，每道波形在每个周期产生3000*16比特的数据量，4道全部产生4*3000*16比特的数据量，采集完成之后将这些数据通过所述FPGA传输到所述DSP中。

7.根据权利要求1所述的电路，其特征在于，所述DSP还用于：

在地面提取数据阶段，所述DSP接收相关命令，控制所述FPGA将所述存储单元中的数据读取出来并同步传输到所述上位机实时显示。

8.一种测井装置，包括接收电路、接收换能器、发射电路、发射换能器和电源电路，其特征在于，还包括如权利要求1所述的采集控制电路。