[发明专利]一种薄膜晶体管阵列基板及其制备方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管(TFT)阵列基板及其制备方法、显示装置。

背景技术

为了实现高PPI(每英寸所拥有的像素数目)和高产能，减小薄膜晶体管的尺寸和减少其制备过程中使用的mask(掩膜工艺)数量非常有必要。目前薄膜晶体管阵列基板的制程工艺中，包括7道mask，6道mask，5道mask和4道mask的制备工艺。可以了解的是，薄膜晶体管阵列基板的制作过程中Mask数量越少，越利于成本的降低。

发明内容

有鉴于此，本发明提供一种薄膜晶体管阵列基板及其制备方法、显示装置，用以减少薄膜晶体管阵列基板的制备过程中的mask数量。

为解决上述技术问题，本发明提供一种薄膜晶体管阵列基板的制备方法，包括：

在基板上形成栅电极、公共电极、栅绝缘层、有源层和源漏金属层的图形；

在形成有栅电极、公共电极、栅绝缘层、有源层和源漏金属层的图形的基板上，通过一次构图工艺形成像素电极和钝化层的图形。

优选地，所述通过一次构图工艺形成像素电极和钝化层的图形的步骤包括：

形成第三透明导电薄膜；

在所述第三透明导电薄膜上涂覆光刻胶；

采用普通掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域和光刻胶全去除区域，所述光刻胶全保留区域包括像素电极、公共电极线和源漏电极的图形所对应区域，所述光刻胶全去除区域包括源漏电极之间的沟道和钝化层的图形所对应区域；

利用刻蚀工艺刻蚀所述光刻胶全去除区域的第三透明导电薄膜，形成像素电极、公共电极线和源电极保护部的图形；其中，所述源电极保护部覆盖源电极图形区域上方，所述漏电极图形区域上方被所述像素电极覆盖；

利用刻蚀工艺刻蚀所述光刻胶全去除区域的源漏金属层，形成源漏电极的图形，其中，所述像素电极搭接到所述漏电极上；

形成钝化层薄膜；

剥离所述光刻胶全保留区域的光刻胶，形成所述钝化层的图形。

优选地，在基板上形成栅电极、公共电极、栅绝缘层、有源层和源漏金属层的图形的步骤包括：

通过一次构图工艺在基板上形成栅电极、公共电极和公共电极线连接部的图形。

优选地，通过一次构图工艺在基板上形成栅电极、公共电极和公共电极线连接部的图形的步骤包括：

在所述基板上依次形成第一透明导电薄膜、栅金属薄膜和第二透明导电薄膜；

在所述第二透明导电薄膜上涂覆光刻胶；

采用灰色调或半色调掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域和光刻胶全去除区域，其中，所述光刻胶全保留区域包括栅电极和公共电极线连接部的图形所对应区域，所述光刻胶半保留区域包括公共电极的图形所对应区域，所述光刻胶全去除区域为除所述光刻胶全保留区域和所述光刻胶半保留区域之外的其他区域；

采用刻蚀工艺去除所述光刻胶全去除区域的第一透明导电薄膜、栅金属薄膜和第二透明导电薄膜；

利用灰化工艺去除所述光刻胶半保留区域的光刻胶；

利用刻蚀工艺刻蚀去除所述光刻胶半保留区域的栅金属薄膜和第二透明导电薄膜，形成公共电极的图形；

剥离所述光刻胶完全保留区域的光刻胶，露出所述栅电极和所述公共电极线连接部的图形。

优选地，在基板上形成栅电极、公共电极、栅绝缘层、有源层和源漏金属层的图形的步骤包括：

通过一次构图工艺形成栅绝缘层、有源层和源漏金属层的图形。

优选地，通过一次构图工艺形成栅绝缘层、有源层和源漏金属层的图形的步骤包括：

依次形成栅绝缘薄膜、有源层薄膜和源漏金属薄膜；

在所述源漏金属薄膜上涂覆光刻胶；

采用灰色调或半色调掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域、光刻胶半保留区域和光刻胶全去除区域，其中，所述光刻胶全保留区域包括有源层的图形所对应区域，所述光刻胶全去除区域包括所述公共电极线连接部的图形所对应区域，所述光刻胶半保留区域为除所述光刻胶全保留区域和所述光刻胶全去除区域之外的其他区域；

采用刻蚀工艺去除所述光刻胶全去除区域的栅绝缘薄膜、有源层薄膜和源漏金属薄膜；

利用灰化工艺去除所述光刻胶半保留区域的光刻胶；

利用刻蚀工艺刻蚀去除所述光刻胶半保留区域的源漏金属薄膜和有源层薄膜，形成栅绝缘层的图形；

剥离所述光刻胶完全保留区域的光刻胶，露出所述源漏金属层和有源层的图形。