[发明专利]移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块以及放电模块；

所述输入模块，连接信号输入端、复位模块以及上拉控制节点，用于根据信号输入端输入的信号控制上拉控制节点的电位，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；

所述上拉模块，连接所述上拉控制节点、第一时钟信号端口以及信号输出端，用于根据所述上拉控制节点的电位和所述第一时钟信号端口输入的时钟信号的控制将信号输出端输出的信号上拉为高电平；

所述下拉控制模块，连接所述下拉控制节点、上拉控制节点以及第二时钟信号端口，用于根据上拉控制节点的电平控制下拉模块的开启，所述下拉控制节点为所述下拉控制模块与下拉模块的连接点；

所述下拉模块，连接下拉控制节点和低电平信号，用于在所述下拉模块开启时，通过所述低电平信号将所述信号输出端输出的信号下拉为低电平；

所述放电模块包括放电电容，所述放电电容的第一端连接存上拉模块和上拉控制节点，第二端连接输出信号复位输入端，用于根据所述输出信号复位输入端输入的信号控制放电电容维持上拉控制节点的电位，所述信号输出端通过上拉模块和放电电容进行放电；

所述复位模块，连接复位信号输入端和上拉控制节点，用于通过上拉复位信号输入端输入的信号将上拉控制节点的电平拉低。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管；

所述第一晶体管的第一极连接其控制极和信号输入端，第二极连接上拉控制节点和所述复位模块。

3.根据权利要求2所述的移位寄存器单元，其特征在于，上拉模块包括第二晶体管和存储电容；

所述第二晶体管的第一极连接第一时钟信号端口，第二极连接存储电容的第二端和信号输出端，控制极连接上拉控制节点；

所述存储电容的第一端连接上拉控制节点和放电电容的第一端。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第三晶体管和第四晶体管；

所述第三晶体管的第一极连接其控制极和第四晶体管的第二极，第二极连接第四晶体管的控制极和下拉控制模块，控制极连接第二时钟信号端口；

所述第四晶体管的第一极连接下拉控制节点。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉模块包括第五晶体管和第六晶体管；

所述第五晶体管的第一极连接第三晶体管的第二极和第四晶体管的控制极，第二极连接低电平信号，控制极连接第六晶体管的控制极；

所述第六晶体管的第一极连接下拉控制节点，第二极连接低电平信号，控制极连接上拉控制节点。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述放电模块还包括第七晶体管；

所述第七晶体管的连接第三晶体管的第二极、存储电容的第二端以及信号输出端，第二极连接低电平信号，控制极连接存储电容的第二端。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第八晶体管；

所述第八晶体管的第一极连接上拉控制节点，第二极接低电平信号，控制极接复位信号输入端。

8.根据权利要求1至6中任意一项所述的移位寄存器单元，其特征在于，所述寄存器单元还包括降噪模块；

所述降噪模块，连接复位模块、低电压信号、上拉控制节点以及下拉控制节点，用于根据下拉控制节点的电位通过低电压信号将上拉控制节点的电位拉低，以去除移位寄存器单元的噪声。

9.根据权利要求8所述的移位寄存器单元，其特征在于，所述降噪模块包括第九晶体管和第十晶体管；

所述第九晶体管的第一极连接上拉控制节点，第二极连接低电平信号，控制极连接下拉控制节点；

所述第十晶体管的第一极连接信号输出端，第二极连接低电平信号，控制极连接下拉控制节点。