[发明专利]阶梯型垂直栅NAND及其形成方法

说明书

技术领域

本发明属于存储器制造技术领域，具体涉及一种阶梯型垂直栅NAND及其形成方法。

背景技术

基于平面结构的存储密度提高的成本也越来越高，于是产生了三维存储结构。BiCS结构和P_BiCS是现有的研究非常广泛的3D flash结构。BiCS结构的存储密度比较平面结构的存储单元有了很大提高，但是这种垂直沟道的结构在竖直方向的拓展性有局限性，且存储管的性能跟层数存在相关性，影响了其拓展潜力。因此，亟需开发出新的3D存储单元。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明目的在于提出一种存储密度更高，水平方向和竖直方向上的拓展性大的阶梯型垂直栅NAND及其形成方法。

根据本发明实施例的阶梯型垂直栅NAND的形成方法，可以包括以下步骤：S1.提供衬底并在所述衬底之上形成底层隔离层，然后在所述底层隔离层之上交替沉积多层硅层和多层层间隔离层；S2.在所述多层硅层和多层层间隔离层中刻蚀多个沟槽，以形成多个相互平行的、沿第一方向延伸的条状堆叠结构，每个所述条状堆叠结构在延伸方向上划分为位于中间的存储管区、以及位于所述存储管区两侧的源端选择管区和位端选择管区；S3.向所述条状堆叠结构的侧表面沉积氧化绝缘介质，然后将所述存储管区的氧化绝缘介质减薄，其中，所述存储管区的氧化绝缘介质层作为隧穿氧化层，所述源端选择管区和位端选择管区的氧化绝缘介质层作为栅介质层；S4.在所述存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层以形成电荷俘获复合层；S5.沉积栅极材料并进行刻蚀，以在所述存储管区形成鳍形的存储管栅极、在所述源端选择管区形成鳍形的源端选择管栅极、在所述位端选择管区形成柱形的位端选择管栅极；S6.在所述源端选择管区形成器件源端；S7.在所述位端选择管区刻蚀台阶以使各个硅层露出；以及S8.形成电极，完成电学连接。

综上所述，本发明实施例的阶梯型垂直栅NAND的形成方法工艺步骤少，工艺精度要求较低，存储密度更高，水平方向和竖直方向上的拓展性大，且存储管的性能与竖直方向上硅的层数相关性小。

此外，本发明还提出一种通过上述方法得到的阶梯型垂直栅NAND。

附图说明

图1是本发明实施例的阶梯型垂直栅NAND的形成方法的流程图；

图2a是完成步骤S1后的器件的立体结构示意图；图2b为图2a所示器件的俯视图；图2c为图2a所示器件的正视图；图2d为图2a所示器件的侧视图。

图3a是完成步骤S2后的器件的立体结构示意图；图3b为图3a所示器件的俯视图；图3c为图3a所示器件的正视图；图3d为图3a所示器件的侧视图。

图4a是完成步骤S3后的器件的立体结构示意图；图4b为图4a所示器件的俯视图；图4c为图4a所示器件的正视图；图4d为图4a所示器件的侧视图。

图5a是完成步骤S4后的器件的立体结构示意图；图5b为图5a所示器件的俯视图；图5c为图5a所示器件的正视图；图5d为图5a所示器件的侧视图。

图6a是完成步骤S5后的器件的立体结构示意图；图6b为图6a所示器件的俯视图；图6c为图6a所示器件的正视图；图6d为图6a所示器件的侧视图。

图7a是完成步骤S6后的器件的立体结构示意图；图7b为图7a所示器件的俯视图；图7c为图7a所示器件的正视图；图7d为图7a所示器件的侧视图。

图8a是完成步骤S7后的器件的立体结构示意图；图8b为图8a所示器件的俯视图；图8c为图8a所示器件的正视图；图8d为图8a所示器件的侧视图。

图9a是完成步骤S8后的器件的立体结构示意图；图9b为图9a所示器件的俯视图；图9c为图9a所示器件的正视图；图9d为图9a所示器件的侧视图。

图10a是本发明实施例的阶梯型垂直栅NAND中的一个单元的结构示意图；图10b是图10a所示结构的等效电路图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

如图1所示，本发明实施例的阶梯型垂直栅NAND的形成方法，可以包括以下步骤S1至步骤S8：

S1.提供衬底并在衬底之上形成底层隔离层，然后在底层隔离层之上交替沉积多层硅层和多层层间隔离层。