[发明专利]半导体器件有效
申请号: | 201410645168.8 | 申请日: | 2014-11-10 |
公开(公告)号: | CN104637918B | 公开(公告)日: | 2019-09-17 |
发明(设计)人: | 渡部真平;内田慎一;前多正;田中茂 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/522 | 分类号: | H01L23/522;H01L25/065 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
本发明涉及一种半导体器件。在第一半导体芯片中,第一多层互连层形成在第一衬底上,并且第一电感器形成在第一多层互连层中。在第二半导体芯片中,第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外,当在平面图中观察时,第一电感器和第二电感器彼此重叠。在Y方向上,第一绝缘膜的至少一个端部不与面对区域的端部重叠。
本申请基于日本专利申请No.2013-232024,通过引用将其内容并入本文。
技术领域
本发明涉及一种半导体器件,以及涉及一种适用于在例如两个半导体芯片之间发送和接收信号的半导体器件的技术。
背景技术
当信号以非接触方式在两个半导体芯片之间传输时,通常采用光耦合器。另一方面,日本未审专利公布No.2011-54800公开了一种技术,其中在两个半导体芯片的多层互连层中提供电感器,并且使这些电感器彼此面对,由此允许信号以非接触方式在两个半导体芯片之间传输。在日本未审专利公布No.2011-54800中,两个半导体芯片在多层互连层彼此面对的方向上彼此重叠。日本未审专利公布No.2011-54800公开了绝缘粘合层可以被提供在这两个半导体芯片之间。
当两个半导体芯片的操作电压彼此不同时,存在两个半导体芯片之间发生介电击穿的可能性。另一方面,当绝缘膜提供在两个半导体芯片之间时,可以提高介电耐压。但是,在这种情况下,存在两个半导体芯片、绝缘膜和树脂之间形成的各个界面成为介电击穿开始点的可能性。为此,即使在上述界面变成介电击穿的开始点时,也优选降低发生在两个半导体芯片之间的介电击穿的可能性。
本说明书的说明和附图将使其他问题和新颖的特征更加明显。
发明内容
在一个实施例中,第一电感器形成在第一半导体芯片的第一多层互连层中,第二电感器形成在第二半导体芯片的第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。第一绝缘膜提供在第一半导体芯片和第二半导体芯片之间。当从平面图观察时第一半导体芯片和第二半导体芯片彼此重叠的区域被设定为面对区域的情况下,第一绝缘膜的边缘的至少一部分不与面对区域的边缘重叠。
根据该实施例,即使在绝缘膜、半导体芯片以及树脂之间形成的各个界面变成介电击穿的开始点时,也不太可能在两个半导体芯片之间发生介电击穿。
附图说明
结合附图的某些优选实施例的下述说明将使本发明的优点和特征变得更加显而易见,其中:
图1是说明根据一个实施例的半导体器件的构造的截面图。
图2是说明该半导体器件的平面图。
图3是向图1加入和从图1删除符号的示意图。
图4是说明图2的截面B-B'的一个实例的示意图。
图5是说明第一半导体芯片的构造的一个实例的截面图。
图6A和6B是说明制造半导体器件的方法的截面图。
图7A至7C是说明制造半导体器件的方法的截面图。
图8A至8C是说明制造半导体器件的方法的截面图。
图9A和9B是说明根据变型例1的半导体器件的构造的截面图。
图10A和10B是说明根据变型例2的半导体器件的构造的截面图。
图11是说明根据变型例3的半导体器件的构造的平面图。
图12A和12B是说明根据变型例4的半导体器件的构造的截面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410645168.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:工件加工装置