[发明专利]隔离型LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型LDMOS器件；本发明还涉及一种隔离型LDMOS器件的制造方法。

背景技术

现有技术中，隔离型LDMOS器件分为N型器件即隔离型NLDMOS器件和P型器件即隔离型LDPMOS器件；有时，隔离型NLDMOS器件和隔离型PLDMOS器件集成在同一衬底上进行制备。

如图1所示，是现有隔离型NLDMOS器件的结构图；在P型衬底17中形成有深N阱10。在深N阱10中形成有由高压P阱9和低压P阱7组成的体区，在体区中形成有体区引出区5和源区3；在P型衬底17表面形成有多个场氧化层11，场氧化层11用于实现各有源区之间的隔离，场氧化层11为浅沟槽隔离场氧(STI)或局部场氧(LOCOS)。栅极由叠加于体区表面的栅介质层如栅氧2和多晶硅栅1组成。在深N阱10的外侧形成有和其横向接触的高压N阱8，在高压N阱8中形成有由低压N阱6和N+区4组成的漏区；在漏区和体区之间包括由一个场氧化层11，场氧化层11的一侧和漏区接触，另一侧和体区相隔一定距离；多晶硅栅1的一侧和源区3自对准，另一侧延伸到漏区侧的场氧化层11的表面上。被多晶硅栅1所覆盖的体区即低压P阱7的表面用于形成沟道，在体区和漏区即低压P阱6之间的深N阱10和高压N阱8组成器件的漂移区。在漏区外侧的P型衬底17中形成有由高压P阱9和低压P阱7叠加形成的隔离环，在隔离环的表面形成有有P+区12组成的衬底引出区，该衬底引出区用于引出衬底电极。

如图2所示，是现有隔离型PLDMOS器件的结构图；现有隔离型PLDMOS和NLDMOS能集成在一起形成，所以两个器件的很多区域都能同时形成，如深N阱10，高压P阱9，低压P阱7，高压N阱8，低压N阱6，以及各N+区和P+区，但是两个器件各区域的形成位置和功能结构会有变化。在现有隔离型PLDMOS中，体区由形成于深N阱10中的低压N阱6组成；体区的低压N阱6还延伸到深N阱10外侧的高压N阱8中，由形成于低压N阱6表面的P+区13组成源区，由形成于低压N阱6表面的N+区15组成体区引出区；在形成于深N阱10中的高压P阱9和体区侧面接触并组成器件的漂移区，由形成于漂移区中的低压P阱7和P+区14组成漏区。现有隔离型PLDMOS的隔离环结构和NLDMOS的相同。栅极也是由叠加于体区表面的栅介质层如栅氧2和多晶硅栅1组成。

现有技术中，隔离型NLDMOS器件和隔离型PLDMOS器件集成在一起制备，这时两个器件的深N阱10需要采用相同的工艺形成。在隔离型NLDMOS器件中，漂移区的靠近体区的部分由深N阱10、漂移区的另一部分由高压N阱8组成，故深N阱10的掺杂浓度要满足隔离型NLDMOS器件的关态击穿电压的需要，当深N阱10的掺杂浓度增加时，显然漂移区靠近体区一侧的浓度会增加，这会降低器件的关态击穿电压。在隔离型PLDMOS器件中，深N阱10的主要作用是将P型衬底10和P型的漂移区即高压P阱9和漏区即低压P阱7和P+区14隔开，即由漂移区和漏区、深N阱10和P型衬底10之间组成一个寄生的PNP晶体管，当深N阱10的浓度增加时，寄生PNP晶体管的穿通电压较大，这时P型衬底10和顶部的漂移区和漏区容易隔离开；而当深N阱10的浓度降低时，寄生PNP晶体管的穿通电压变小，这时P型衬底10和顶部的漂移区和漏区容易穿通。由上可知，深N阱10的掺杂浓度在隔离型NLDMOS器件和隔离型PLDMOS器件中分别具有不同的要求，在隔离型NLDMOS器件中，深N阱10要求具有较低的掺杂，以满足器件的较高的关态击穿电压的要求；而在隔离型PLDMOS器件中，深N阱10要求具有较高的掺杂，以满足器件的寄生PNP晶体管具有较高的穿通电压的要求；一般，隔离型NLDMOS器件的关态击穿电压要求设置在漏极的操作电压的1.2倍以上，隔离型PLDMOS器件的寄生PNP晶体管具有较高的穿通电压也要求设置在源极的操作电压的1.2倍以上。