[发明专利]一种用于高速数据采集系统的综合误差校正方法

说明书

技术领域

本发明涉及数据采集及数字通信领域，特别涉及一种用于高速高精度数据采集系统的基于软硬件结合的综合误差校正方法。

背景技术

时间交错采样技术的出现，突破了单片ADC芯片(ADC驱动放大器)的限制，使得数据采样速率和采样精度得到了提升，推动了高速高精度数据采集技术的发展。ADC驱动放大器具有许多重要功能，包括缓冲、幅度调整、单端至差分和差分至单端转换、共模失调调节以及滤波功能。ADC驱动器已经成为数据转换级中必不可少的信号调理元件，也是ADC实现其额定性能的关键因素。

但是利用时间交错采样技术，搭建的多片ADC并行采样系统，在提高采样速率和精度的同时，由于多个并行采样通道之间的不一致性会引入三种通道失配误差(包括时间误差、增益误差、偏置误差)，降低系统的整体性能，这是高速高精度数据采样系统共同面临的问题。对通道失配误差的校正技术是当前高速高精度数据采样研究领域的一项技术热点。当前的误差校正技术主要存在以下问题：

(1)硬件校正技术：通过严格精确的电路设计来消除通道失配误差，包括选用高精度时钟芯片，严格等长的电路布线，高精度高一致性的ADC芯片等。但是由于当前芯片和电路板制造技术的限制，这种严格精确的电路设计是无法完全实现的，同时相应的成本代价太高，只能应用于极少数的高速高精度数据采集系统，无法广泛的推广和应用。

(2)软件校正技术：在FPGA或DSP等数字信号处理芯片上，通过数字处理算法来完成对通道失配误差的校正。由于软件校正方法灵活方便，同时不会增加额外的硬件成本，成为当前误差校正技术的研究热点。但是当前的软件校正算法，都不同程度上存在着算法复杂，实时性差，无法随着系统误差的改变而灵活调整等问题。

因此，针对以上问题，本发明提出一种基于软硬件结合，同时兼顾设计成本的综合误差校正方法。

发明内容

本发明用于高速数据采集系统的综合误差校正方法是利用了一定的硬件支持，结合软件处理算法来完成对时间交错并行采样数据的失配误差的估计和校正，通用性强，可广泛应用于各种采用时间交错采样技术的数据采集系统。

本发明采用的硬件支持包括有DAC芯片、FPGA芯片和DSP芯片。

对于各个ADC芯片的时钟管理(即采样输入时钟)由FPGA可编程控制，可适当调整不同ADC芯片采样时钟的相位。

FPGA控制芯片，完成对各个ADC芯片的时钟管理的可编程控制，并接受高速采样数据流，适当缓存后，传递给DSP数字信号处理芯片。

DSP数字信号处理芯片，接收到FPGA传递过来的高速采样数据流后，通过综合数字校正算法，抑制并消除各并行通道采样数据间的失配误差，从而得到精确的采样数据。同时，控制DAC芯片产生用于自标定的测试信号。

本发明用于高速数据采集系统的综合误差校正方法，包括利用DSP与DAC芯片结合产生给定的通道测试信号；测试信号经过信号调理进入各ADC转换通道，DSP获得已知测试信号的采样结果，通过误差估计算法，获得三种通道失配误差值。而后根据误差估计的结果，对采样数据进行补偿修正，从而得到准确的采样数据。同时，再通过高性能的滤波算法，可实现采样数据信噪比的增强。

本发明基于软硬件结合的综合误差校正方法特点在于：

1)高速数据采集系统自动产生通道测试信号：在系统初始化时，用于获取当前系统通道失配误差，结合误差较正算法，可实现对系统误差的随时准确的校正。

2)自标定的时间误差校正方法：时间误差是时间交错采样技术最重要的误差来源之一。本发明方法针对时间误差校正问题，提出了一种结合软件校正和硬件控制的自标定的误差校正技术。首先，在数据采集系统中产生用于自标定的测试信号，对各个ADC通道进行误差估计；得到时间误差估计值后，若时间误差较大，则直接通过FPGA控制时钟管理芯片精确调节各通道ADC芯片的采样时钟的相位差进行校正，若时间误差小于时钟管理芯片的调节精度，使用DSP上的高速误差校正算法处理；软硬一体化的自适应误差校正技术提高了误差校正的精度和可靠性。

3)基于噪声整形的信噪比增强方法：针对高速高精度ADC转换中不可避免的噪声问题，提出基于噪声整形的信号信噪比增强技术，将硬件功能软件化。利用过采样技术对噪声做频域分布扩展的预处理，设计噪声整形算法以分割有用信号和噪声频谱，加强数字滤波的效果，形成一个高效的信噪比增强结构。该结构可以利用线性/非线性信号处理方法，从根本上提高采集信号的信噪比，同时，保持了针对不同应用时系统结构的一致性。