[发明专利]降低源极和漏极电阻的结构和方法

权利要求书

1.一种半导体器件的制造方法，包括：

在衬底上形成的栅极、源极和漏极区和侧墙；

在所述侧墙外侧形成第一侧墙硬掩膜；

在形成所述第一侧墙硬掩膜之后在所述源极和漏极区上形成半导体层；

在所述第一侧墙硬掩膜外侧形成第二侧墙硬掩膜；

将所述第二侧墙硬掩膜作为掩膜层刻蚀所述半导体层；

去除所述第一侧墙硬掩膜和第二侧墙硬掩膜，从而在所述源极和漏极区上形成与所述栅极分离的凸起结构。

2.如权利要求1所述的方法，其特征在于，所述半导体层是硅层。

3.如权利要求1所述的方法，其特征在于，所述半导体层包括与所述源极和漏极区直接接触的SiGe层、在所述SiGe层上的硅层。

4.如权利要求1所述的方法，其特征在于，所述半导体层包括与所述源极和漏极区直接接触的第一硅层，在所述第一硅层上的SiGe层、在所述SiGe层上的第二硅层。

5.如权利要求3或4所述的方法，其特征在于，刻蚀所述半导体层包括以所述SiGe层作为刻蚀停止层，刻蚀所述SiGe层上的硅层。

6.如权利要求3或4所述的方法，其特征在于，所述SiGe层的厚度大于10埃。

7.如权利要求3或4所述的方法，其特征在于，还包括在刻蚀所述半导体层后，去除所述SiGe层。

8.如权利要求1所述的方法，其特征在于，形成第一侧墙硬掩膜包括以下步骤中的至少一步：

在所述衬底上共形沉积第一侧墙硬掩膜材料层；

通过各向异性刻蚀工艺刻蚀第一侧墙硬掩膜材料层，由于所述栅极、源极和漏极区上的第一侧墙硬掩膜材料层厚度小于所述侧墙两侧上掩膜层的厚度，因此在刻蚀掉所述栅极、源极和漏极区上的第一侧墙硬掩膜材料层后，在所述侧墙两侧上形成第一侧墙硬掩膜。

9.如权利要求1所述的方法，其特征在于，形成第二侧墙硬掩膜包括以下步骤中的至少一步：

在所述衬底上共形沉积第二侧墙硬掩膜材料层；

通过各向异性刻蚀工艺刻蚀第二侧墙硬掩膜材料层，由于所述栅极、源极和漏极区上的第二侧墙硬掩膜材料层厚度小于所述第一侧墙硬掩膜两侧上掩膜层的厚度，因此在刻蚀掉所述栅极、源极和漏极区上的第二侧墙硬掩膜材料层后，在所述第一侧墙硬掩膜两侧上形成第二侧墙硬掩膜。

10.如权利要求1所述的方法，其特征在于，所述第一侧墙硬掩膜和所述第二侧墙硬掩膜的宽度大于30埃。

11.如权利要求8所述的方法，其特征在于，多次重复所述形成所述第二侧墙掩膜层和刻蚀半导体层的步骤，以在所述源极和漏极区上形成多阶梯状源极和漏极结构。

12.如权利要求1所述的方法，其特征在于，所述第一侧墙硬掩膜和所述第二侧墙硬掩膜由以下材料中的任一种形成：氧化硅、氮化硅、SiON、非晶碳或它们的任意组合。

13.如权利要求1所述的方法，其特征在于，通过外延生长法形成所述半导体层。

14.一种半导体器件，包括通过权利要求1至13中的任一项所述的方法制造的结构。