[发明专利]芯片堆叠封装结构

说明书

技术领域

本发明涉及一种芯片堆叠封装结构，更具体地，涉及一种引线键合芯片与倒装芯片堆叠的封装结构。

背景技术

随着智能移动设备的使用越来越普遍，设备厚度越来越薄，对半导体芯片封装的要求也越来越高。因此，多芯片封装成为一种主流封装形式。

多芯片封装是将多个芯片堆叠封装在一个封装体中，以提高电子元件的密度，缩短电子元件之间的电学路径，此技术不仅可以减少使用多个芯片所占的面积，更可提高多个芯片整体的性能。

图1是示出了现有技术的一种芯片堆叠封装结构的剖视图。参照图1，现有技术的芯片堆叠封装结构包括：基板150；第一芯片110，通过凸块121以倒装方式连接到基板150；第二芯片120，通过引线130以引线键合方式连接到基板150；底部填充层170，填充在第一芯片110与基板150之间。在这种封装结构中，在对第二芯片120执行焊接和引线键合工艺之前，需要在第一芯片110和基板150之间设置底部填充层170以保护凸块121。由于需要进行额外的底部填充工艺，所以增加了成本。如果不设置底部填充层170，那么在对第二芯片120进行焊接和引线键合时容易损坏第一芯片110的凸点122。另外，键合在第二芯片120上的引线130的高度也会导致封装件的厚度增加。

图2是在CN102136434A中公开的芯片堆叠封装结构的剖视图。在CN102136434A中公开的芯片堆叠封装结构包括：基板250；第一芯片210，安装在基板250上，通过引线230以引线键合方式连接到基板250；中间层201，布置在第一芯片210的有源表面的至少部分上，具有多个通孔212；第二芯片220，通过凸点(未示出)以倒装方式连接到第一芯片210。在这种封装结构中，第二芯片220不能和基板250直接连接，而只能通过第一芯片210与基板250间接连接。因此，需要在第一芯片210上重新进行布线，所以必须设置中间层201，以使第一芯片210与第二芯片220绝缘并连接。由于增加了工艺流程，所以导致成本增加。另外，在图2所示的封装结构中，第一芯片210的面积必须大于第二芯片220的凸点所围成的面积，否则无法将上层芯片的凸点与下层芯片电连接，所以这种封装结构对芯片尺寸有限制性要求。

发明内容

针对以上问题，本发明提出了一种新的芯片堆叠封装结构，可以薄化封装件厚度并且实现上层芯片与基板直接连接而无需增加额外的工艺，所以降低了成本。根据本发明的芯片堆叠封装结构的连接方式更多样化，封装设计更具自由性。

根据本公开的实施例，一种芯片堆叠封装结构可以包括：基板；第一芯片，位于基板上，通过引线连接到基板；第二芯片，位于第一芯片上方，第二芯片的一端与第一芯片叠置，第二芯片的另一端延伸到第一芯片外部，第二芯片的所述另一端通过凸块电连接到基板。

所述芯片堆叠封装结构还可以包括：第一粘结层，设置在基板和第一芯片之间；第二粘结层，设置在第一芯片和第二芯片之间。

所述芯片堆叠封装结构还可以包括用来包封第一芯片和第二芯片的模塑构件。

所述芯片堆叠封装结构还可以包括：第一粘结层，设置在基板和第一芯片之间；以及凸点，位于第一芯片和第二芯片之间，并且将第一芯片电连接到第二芯片。

所述芯片堆叠封装结构还可以包括用来包封第一芯片和第二芯片的模塑构件，并且所述模塑构件的一部分填充在第一芯片和第二芯片之间。

所述凸块可以包括导电金属柱和凸点。

所述导电金属柱可以是铜柱，所述凸点可以是焊锡球。

附图说明

通过下面结合附图进行的详细描述，本发明的特征和优点将变得更容易理解，在附图中：

图1是示出现有技术的芯片堆叠封装结构的剖视图；

图2是示出根据现有技术的芯片堆叠封装结构的剖视图；

图3是示出根据本发明第一实施例的芯片堆叠封装结构的剖视图；以及

图4是示出根据本发明第二实施例的芯片堆叠封装结构的剖视图。

具体实施方式

在下文中，现在将参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将本发明的范围充分地传达给本领域技术人员。