[发明专利]硅晶片外部的电感器/变压器

说明书

相关申请的交叉引用

本申请要求2013年11月20日提交的美国临时申请No.61/906,692的权益。这里通过参考并入上面引用的申请的全部公开内容。

技术领域

本公开涉及用于提供集成电路外部的电感器结构的系统和方法。

背景技术

这里提供的背景技术说明用于一般性地呈现本公开的背景的目的。当前所称的发明人的工作在本背景技术章节中描述该工作的程度上，以及在提交时可能不会被另外认定为现有技术的本描述的方面，既不明确地也不隐含地被承认为相对于本公开的现有技术。

印刷电路板(诸如微型印刷电路板)通常包括布置在印刷电路板上的一个或多个集成电路(例如硅芯片/晶片)。集成电路可以经由焊料凸块和/或其它互连结构连接到印刷电路板。示例性集成电路包括读出芯片(例如用于芯片到芯片互连)和/或其它射频(RF)芯片。

发明内容

一种集成电路封装，包括集成电路和内插层(interposerlayer)。内插层布置在集成电路之上并且包括至少部分地形成在内插层内的电感器。电感器包括第一对导电柱，第一对导电柱包括分别形成在第一过孔和第二过孔内的第一导电柱和第二导电柱。第一过孔和第二过孔穿过内插层而形成。电感器进一步包括第一导电迹线和第一导电互连结构，第一导电迹线跨接第一导电柱在内插层的第一表面上的第一端和第二导电柱在内插层的第一表面上的第一端，第一导电互连结构连接在第一导电柱的第二端和第二导电柱的第二端与集成电路之间。

一种形成集成电路封装的方法，包括：在集成电路之上形成内插层；以及至少部分地在内插层内形成电感器。形成电感器包括：穿过内插层形成第一过孔和第二过孔；分别在第一过孔和第二过孔内形成包括第一导电柱和第二导电柱的第一对导电柱；跨接第一导电柱在内插层的第一表面上的第一端和第二导电柱在内插层的第一表面上的第一端，连接第一导电迹线；以及在第一导电柱的第二端和第二导电柱的第二端与集成电路之间，连接第一导电互连结构。

本公开的其它应用方面将从详细描述、权利要求和附图中变得显而易见。详细描述和特定示例旨在于仅用于说明的目的，而不旨在于限制本公开的范围。

附图说明

图1是根据本公开原理的包括内插层的示例性集成电路封装。

图2是根据本公开原理的更详细示出的包括内插层的示例性集成电路封装。

图3是根据本公开原理的示例性单匝电感器。

图4是根据本公开原理的示例性多匝电感器。

图5是根据本公开原理的包括多个电感器的示例性内插层。

图6是根据本公开原理的图5所示的示例性内插层的俯视图。

图7是根据本公开原理的包括直接形成在集成电路表面上的一个或多个电感器的示例性集成电路。

图8是根据本公开原理的包括一个或多个电感器的示例性FinFET晶片。

在附图中，可以重复使用参考标号以标识类似和/或相同的元件。

具体实施方式

在包括但不限于读出芯片和射频(RF)芯片的一些集成电路(例如硅芯片/晶片、片上系统等)中，可能难以在芯片的硅内形成具有期望Q(质量)因子的电感器。因此，在一些实施方式中，将电感器布置在集成电路外部并且可以经由键合线或其它互连结构将电感器连接到集成电路。然而，外部连接的电感器可能无法提供准确的性能。

根据本公开原理的集成电路封装可以包括一个或多个垂直叠置的集成电路(例如硅晶片/芯片、片上系统等)，而这些集成电路又可以布置在印刷电路板(PCB)或其它封装衬底上。该封装包括由玻璃、二氧化硅或另一合适材料形成的内插层，该内插层布置为例如邻近芯片、在两个芯片之间、和/或在芯片和PCB之间。垂直穿过内插层形成过孔对，并且利用导电塞(例如铜塞或铜柱)填充该过孔对。形成在内插层表面上的导电迹线将铜柱的相应第一端连接在一起，并且将铜柱的相应第二端连接到相邻结构(例如相邻的芯片、PCB或封装衬底)的表面。例如，可以使用焊料凸块或另一合适互连结构，将铜柱的第二端连接到相邻结构的表面。