[发明专利]一种数字中频信号正交下变频的实现方法及模块

说明书

技术领域

本发明涉及数字信号处理技术领域，特别是涉及一种数字中频信号正交下变频的实现方法及模块。

背景技术

数字通信系统中往往需要对数字中频信号进行I/Q正交数字下变频。数字滤波器是I/Q正交数字下变频中必不可少的组成部分。在需要进行I/Q正交数字下变频，尤其是需要同时对多路中频信号进行I/Q正交数字下变频的系统中，传统的做法是对每一个中频信号下变频后的I路和Q路信号分别进行滤波。每增加一路中频输入就会增加一个I路滤波器和一个Q路滤波器。在实际数字电路实现这一处理过程中，不仅需要大量的硬件资源来实现数字滤波器，还增加了数字电路的动态功耗。

传统的I/Q下变频的处理方法如下：

具体处理是：用sin(ω₀×k/fs)和cos(ω₀×k/fs)分别与输入的中频信号相乘，得到下变频后的I/Q相信号，其中fs为中频输入信号的采样频率，ω₀为参与混频的本地载波频率。令ω₀＝2×π×fs/4，即参与混频的本地载波频率等于中频输入信号数字采样频率的1/4。

令输入信号中频频率ω表示为ω＝ω₀+Δω,

那么输入信号可以表示为：为信号初始相位。则正交混频结果表达式为：

对(1)、(2)进行FIR滤波滤掉高频后的信号为：

那么对(3)、(4)降采样抽取，奇数项的表达式如下：

图1给出了上述传统数字下变频完整的实现框图。

发明内容

针对现有技术存在的缺陷，本发明提供了一种数字中频信号正交下变频的实现方法及模块，对任意频率的数字中频信号的下变频实现方法进行改进，当参与混频的本地载波的频率等于中频输入信号数字采样频率的四分之一时，只对I路信号或者Q路信号使用滤波器，而另外一路直接进行延时，再进行2倍抽取，节省了大量实现滤波器所需的硬件逻辑资源。

本发明的技术方案是：

一种数字中频信号正交下变频的实现方法，其特征在于，首先对输入的数字中频信号进行I路和Q路的四分之一下变频，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；然后对下变频后得到的I路信号和Q路信号的其中一路使用滤波器进行滤波，滤掉高频信号后，进行降采样抽取，另外一路不使用滤波器，只进行数字延迟处理，再进行降采样抽取。

所述降采样抽取指的是2取1保留奇数项或保留偶数项的2倍抽取。

所述数字延迟处理指的是对其中1路不使用滤波器的I路信号或Q路信号进行(N-1)/2个周期的时间延迟。

所述滤波器为N阶FIR滤波器。

一种数字中频信号正交下变频的实现模块，其特征在于，包括：

四分之一下变频模块，用于对输入的数字中频信号进行I路和Q路的四分之一下变频，分别输出下变频后的I路信号和Q路信号，所述四分之一下变频指的是参与混频的本地载波的频率等于中频输入信号数字采样率的四分之一；

数字滤波器模块，连接所述四分之一下变频模块输出的I路信号或Q路信号，用于对下变频后得到的I路信号或Q路信号进行滤波；

数字延迟处理模块，当所述数字滤波器模块连接所述四分之一下变频模块输出的I路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的Q路信号；当所述数字滤波器模块连接所述四分之一下变频模块输出的Q路信号时，所述数字延迟处理模块连接所述四分之一下变频模块输出的I路信号；用于对下变频后得到的I路信号或Q路信号进行数字延迟处理；

降采样抽取模块，分别连接所述数字滤波器模块和所述数字延迟处理模块，用于分别对数字滤波器模块滤掉高频信号后的输出信号及所述数字延迟处理模块延迟处理后的输出信号进行降采样抽取。

所述数字延迟处理模块为(N-1)/2个周期的时间延迟模块。

所述降采样抽取模块为2取1保留奇数项或保留偶数项的2倍抽取模块。

所述数字滤波器模块为N阶FIR滤波器。

本发明的技术效果：