[发明专利]通过计数逐出进行的动态高速缓存扩大

说明书

一种微处理器包括高速缓存存储器和控制模块。所述控制模块使得高速缓存的尺寸变为零，并且随后使得高速缓存的尺寸在零和高速缓存的全尺寸之间，在使得所述尺寸在零和全尺寸之间之后，对从高速缓存逐出的数量进行计数，以及当逐出的数量达到逐出的预定数量时，增加所述尺寸。替代地，微处理器包括：多个核，其每个都具有第一高速缓存存储器；由核共享的第二高速缓存存储器；以及控制模块。所述控制模块使得所有的核睡眠，并且使得第二高速缓存的尺寸变为零，并且接收唤醒所述核中的一个的命令。所述控制模块在接收所述命令之后，对从唤醒的核的第一高速缓存逐出的数量进行计数，并且当逐出的数量达到逐出的预定数量时，使得所述第二高速缓存的尺寸变为非零。

交叉申请的相关引用

本申请要求基于于2014年1月27日提交的、名为“通过计数逐出进行的动态高速缓存扩大”的美国临时申请No.61/932,135的优先权，通过引用将其全部内容合并于此。

技术领域

本发明是关于一种微处理器，特别是关于对从高速缓存存储器逐出的数量进行计数以及当逐出的数量达到逐出的预定数量时增加高速缓存存储器的尺寸的微处理器。

背景技术

已经对于由微处理器消耗的功率给出了极大的重视。现代微处理器的大量的功率预算被其高速缓存存储器消耗。因此，需要一种方式来减小高速缓存存储器的功率消耗。

发明内容

本发明的一方面提供一种微处理器。所述微处理器包括高速缓存存储器和控制模块。控制模块被配置为使得高速缓存存储器的尺寸变为零，并且随后使得高速缓存存储器的尺寸变为在零和高速缓存存储器的全尺寸之间，在使得高速缓存存储器的尺寸在零和高速缓存存储器的全尺寸之间之后对从高速缓存存储器逐出的数量进行计数，并且当逐出的数量达到逐出的预定数量时，增加高速缓存存储器的尺寸。

在另一方面，本发明提供一种通过具有能够在微处理器的操作期间使其尺寸动态地变化的高速缓存存储器的微处理器来管理性能和功率消耗的方法。所述方法包括：使得高速缓存存储器的尺寸变为零。所述方法还包括：在使得所述高速缓存存储器的尺寸变为零之后，使得高速缓存存储器的尺寸变为在零和高速缓存存储器的全尺寸之间。所述方法还包括：在使得高速缓存存储器的尺寸变为在零和高速缓存存储器的全尺寸之间之后，对从高速缓存存储器逐出的数量进行计数。所述方法还包括：当逐出的数量达到逐出的预定数量时，增加高速缓存存储器的尺寸。

在又一个方面，本发明提供一种微处理器。所述微处理器包括：多个处理核，其中的每个都包括第一高速缓存存储器、由多个处理核共享的第二高速缓存存储器、以及控制模块。所述控制模块被配置为使得所有的多个处理核睡眠，并且使得第二高速缓存存储器的尺寸变为零。所述控制模块还被配置为接收命令来唤醒所述核中的一个。所述控制模块还被配置为在接收命令之后，对从核中的一个的第一高速缓存存储器逐出的数量进行计数。所述控制模块还被配置为当逐出的数量达到逐出的预定数量时，使得第二高速缓存存储器的尺寸变为非零。

在又一个方面中，本发明提供一种用于管理具有其中的每个都具有第一高速缓存存储器的多个处理核的微处理器的性能和功率消耗的方法，所述微处理器还具有由多个处理核共享的第二高速缓存存储器。所述方法包括：使得所有的多个处理核睡眠，并且使得第二高速缓存存储器的尺寸变为零。所述方法还包括：接收命令来唤醒所述核中的一个。所述方法还包括：在接收命令之后，对源自核中的一个的第一高速缓存存储器的逐出的数量进行计数。所述方法还包括：当逐出的数量达到逐出的预定数量时，使得第二高速缓存存储器的尺寸变为非零。

附图说明

图1是微处理器的实施例的框图。

图2是示出了根据一个实施例的图1的微处理器的操作的流程图。

图3是微处理器的替代实施例的框图。

图4是示出了根据一个实施例的图3的微处理器的操作的流程图。