[发明专利]硅通孔结构及其形成方法

说明书

一种硅通孔结构及其形成方法，硅通孔结构包括：衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。所述硅通孔结构的性能改善、可靠性增强。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种硅通孔结构及其形成方法。

背景技术

随着半导体制造技术的不断发展，半导体器件的特征尺寸不断减小，而芯片的集成度越来越高。然而，目前的二维封装结构已难以满足日益增长的芯片集成度需求，因此三维封装技术成为跨越芯片集成瓶颈的关键技术。

基于硅通孔(Through Silicon Via，TSV)的三维堆叠技术是现有的三维封装技术中的一种，所述基于硅通孔的三维堆叠技术是提高芯片集成度的主要方法之一。

所述基于硅通孔的三维堆叠技术具有以下优点：高密度集成；大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片技术中的信号延迟等问题；可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起，以实现封装芯片的多功能。

现有的硅通孔结构的形成过程如图1至图3所示。

请参考图1，提供衬底100，所述衬底100具有相对的第一表面110和第二表面120；在所述衬底100内形成通孔103，所述通孔103顶部位于所述衬底100的第一表面110。

请参考图2，在所述衬底100的第一表面110、以及通孔103(如图1所示)的侧壁和底部表面形成绝缘膜104；在所述绝缘膜104表面形成导电膜105。

请参考图3，对所述导电膜105和绝缘膜104进行化学机械抛光，直至暴露出所述衬底100的第一表面110为止，在所述衬底100内形成导电结构105a。

之后，能够对所述衬底100的第二表面120进行减薄，直到暴露出导电插塞104为止，使所述导电插塞104贯穿所述衬底100。通过所述导电插塞能够使不同衬底表面的半导体器件之间实现电学连接，以实现芯片的集成。

然而，现有的硅通孔结构可靠性较差、电性能不稳定。

发明内容

本发明解决的问题是提供一种硅通孔结构及其形成方法，所述硅通孔结构的性能改善、可靠性增强。

为解决上述问题，本发明提供一种硅通孔的形成方法，包括：提供衬底；在所述衬底内形成通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；在所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面形成第一绝缘层；在所述第一绝缘层表面形成导电层。

可选的，所述衬底具有相对的第一表面和第二表面，所述缓冲开口的顶部位于所述衬底的第一表面。

可选的，还包括：在形成所述导电层之后，对所述衬底的第一表面进行减薄，直至暴露出所述导电层表面为止。

可选的，所述通孔和缓冲开口的形成方法包括：在所述衬底表面形成掩膜层，所述掩膜层内的掩膜开口投影于衬底表面的图形与所述预设通孔顶部的形状和位置一致；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成预设通孔，且在所述衬底表面形成掩膜层，所述预设通孔的侧壁垂直于所述衬底表面，所述掩膜层内具有暴露出所述预设通孔的掩膜开口，所述掩膜开口的侧壁与所述预设通孔的侧壁齐平；去除所述预设通孔周围的部分掩膜层，暴露出所述预设通孔周围的部分衬底表面，使所述掩膜开口投影于衬底表面的图形尺寸增大；在去除所述预设通孔周围的部分掩膜层之后，以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成缓冲开口，位于所述缓冲开口底部的预设通孔形成所述通孔。

可选的，所述掩膜层包括光刻胶层。