[发明专利]半导体器件

说明书

一种半导体器件包括数据对准器，其响应于通过将数据选通信号分频获得的内部选通信号来将输入数据对准，以产生第一对准数据和第二对准数据。半导体器件还可以包括相位传感器，其响应于时钟信号来产生控制时钟信号，并且利用控制时钟信号来感测内部选通信号的相位以产生选择信号；以及数据选择器，其响应于选择信号来选择性地将第一对准数据和第二对准数据作为第一选择对准数据和第二选择对准数据输出。

相关申请的交叉引用

本申请要求2014年2月18日向韩国知识产权局提交的申请号为10-2014-0018202的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。

技术领域

本公开的实施例总体而言涉及半导体器件。

背景技术

随着半导体系统被开发成以高速操作，越来越需要在构成每个半导体系统的半导体器件之间的高数据传输速率(或以高带宽的数据通信)。响应于这种需求，已经提出了各种预取方案。预取方案可以对应于将串行输入的数据锁存并且将锁存的数据并行输出的设计技术。为了获得并行数据，在半导体器件中产生具有不同相位的时钟信号，例如多相位内部时钟信号，并且利用多相位内部时钟信号来输入或输出数据。

发明内容

实施例的各种示例例如可以针对但是不限制于半导体器件。

根据各种实施例，一种半导体器件可以包括数据对准器、相位传感器和数据选择器。数据对准器可以响应于通过将数据选通信号分频获得的内部选通信号来将输入数据对准，以产生第一对准数据和第二对准数据。相位传感器可以响应于时钟信号来产生控制时钟信号，并且可以利用控制时钟信号来感测内部选通信号的相位以产生选择信号。数据选择器可以响应于选择信号来选择性地将第一对准数据和第二对准数据作为第一选择对准数据和第二选择对准数据输出。

根据各种实施例，一种半导体器件可以包括数据对准器和数据控制器。数据对准器可以响应于通过将数据选通信号分频获得的内部选通信号来将输入数据对准，以产生第一对准数据和第二对准数据。数据控制器可以响应于时钟信号来产生控制时钟信号。此外，数据控制器可以利用控制时钟信号来感测内部选通信号的相位，以产生第一锁存信号、第二锁存信号和选择信号。此外，数据控制器可以响应于第一锁存信号和第二锁存信号来产生用于产生内部数据的数据输入时钟信号。

附图说明

图1是图示根据一个实施例的半导体器件的框图表示。

图2是图示可以包括在图1的半导体器件中的控制时钟发生器的框图表示。

图3是图示可以包括在图1的半导体器件中的锁存合成器的框图表示；

图4是图示可以包括在图1的半导体器件中的第一移位器的框图表示。

图5是图示可以包括在图1的半导体器件中的第二移位器的框图表示。

图6是图示可以包括在图1的半导体器件中的合成器的逻辑电路图表示。

图7是图示可以包括在图1的半导体器件中的数据选择器的框图表示。

图8是图示可以包括在图1的半导体器件中的内部数据发生器的框图表示。

图9是图示内部选通信号具有普通相位的一个实例的时序图表示。

图10是图示内部选通信号具有反相相位的一个实例的时序图表示。

图11是图示当内部选通信号具有普通相位时用于产生选择信号和数据输入时钟信号的操作的时序图表示。

图12是图示当内部选通信号具有反相相位时用于产生选择信号和数据输入时钟信号的操作的时序图表示。

图13是图示当内部选通信号具有普通相位时用于产生对准数据和选择对准数据的操作的时序图表示。