[发明专利]低导通电阻功率半导体组件

权利要求书

1.一种低导通电阻功率半导体组件，其特征在于，包括：

一基板，其上定义有一栅极导通区域；

一外延层，设置于所述基板上，并具有至少一第一沟渠及至少一第二沟渠；

一栅极结构，设置于所述第一沟渠内，其中，所述栅极结构包括一栅极电极、一设置于所述栅极电极的下方的遮蔽电极及一完全覆盖所述栅极电极及所述遮蔽电极的隔离介电质；

一终端结构，设置于所述第二沟渠内，其中，所述终端结构包括一终端电极及一完全覆盖所述终端电极的隔离介电质；

一基体区，形成于所述外延层中且环绕所述第一沟渠及所述第二沟渠；

一层间介电层，设置于所述基体区上；以及

一图案化导电层，设置于所述层间介电层上，其中，所述图案化导电层借助一第一导电插塞及一第二导电插塞分别电接触所述栅极结构的栅极电极及所述终端结构的终端电极；

其中，所述栅极结构的遮蔽电极及所述终端结构的终端电极电连接一栅极电压。

2.根据权利要求1所述的低导通电阻功率半导体组件，更进一步包括多个源极区及多个重度基体区，所述多个源极区形成于所述基体区中且与所述第一沟渠呈间隔排列，所述多个重度基体区沿一第一方向与所述第一沟渠呈间隔排列，同时沿一垂直于所述第一方向的第二方向与所述多个源极区呈间隔排列。

3.根据权利要求1所述的低导通电阻功率半导体组件，其中，所述栅极结构还包括一电极盖体，所述电极盖体设置于所述栅极电极的上方，所述电极盖体的材料为氮化硅(Si₃N₄)。

4.根据权利要求1所述的低导通电阻功率半导体组件，其中，所述外延层进一步分成一位于所述基板上的第一外延层及一位于所述第一外延层上的第二外延层，所述基板、所述第一外延层及所述第二外延层具有第一导电型，所述基板的掺杂浓度高于所述第一外延层的掺杂浓度，且所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度。

5.根据权利要求1所述的低导通电阻功率半导体组件，其中，所述基板上还定义有一与所述栅极导通区域平行间隔排列的源极导通区域，位于所述栅极导通区域内，至少一第一接触孔延伸贯穿所述层间介电层与所述栅极结构的电极盖体与栅极介电层，以暴露出所述栅极电极，且所述第一接触孔内填充有一金属接触结构以形成所述第一导电插塞。

6.根据权利要求5所述的低导通电阻功率半导体组件，其中，所述层间介电层与所述终端结构的电性隔离层中形成有至少一第二接触孔以暴露出所述终端电极，且所述第二接触孔内填充有一金属接触结构以形成所述第二导电插塞。

7.根据权利要求2所述的低导通电阻功率半导体组件，其中，形成所述基体区的掺杂剂量为6E12原子/cm²，形成所述多个源极区的掺杂剂量为1e15～8e15at/cm²，形成所述多个重度基体区的掺杂剂量为1e15～3e15at/cm²。

8.根据权利要求1所述的低导通电阻功率半导体组件，其中，所述基板能当作所述低导通电阻功率半导体组件的漏极电极层。

9.根据权利要求2所述的低导通电阻功率半导体组件，其中，所述基板上还定义有一与所述栅极导通区域平行间隔排列的源极导通区域，所述源极导通区域与所述栅极导通区域平行且间隔排列，所述图案化导电层包括一源极金属层及一栅极金属层，所述源极金属层设置于所述源极导通区域内，且所述栅极金属层设置于所述栅极导通区域内。

10.根据权利要求9所述的低导通电阻功率半导体组件，其中，位于所述源极导通区域内，所述层间介电层与所述基体区中形成有多个通孔，所述多个通孔对应于所述多个源极区及所述多个重度基体区，且所述多个通孔内填充有所述源极金属层。