[发明专利]阵列基板及其制作方法以及液晶显示器

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法以及液晶显示器。

背景技术

图1详细示例了一个五道光罩制程的液晶面板像素。其中，细黑线框出了一个像素100的大小。像素100包括：第一金属层11、13用于制作扫描线11、共用电极线13；非晶硅层14用于制作TFT(Thin Film Transistor，薄膜晶体管)的有源层；第二金属层12用于制作信号线、TFT的源极和漏极；过孔层16用于制作过孔使上下层的金属导通；像素电极层15用于制作像素电极ITO区。

在一般面板设计中，像素为简单地重复性排列。因此，可以将图1所示的像素阵列化为图2所示的结构。如图2所示，由于共用电极线13和扫描线11为同层金属制备，而每行像素的共用电极线13在列阵内都是不能相接的，所以只能在阵列外通过专门的走线相接。出于开口率的考虑，共用电极线13一般都很窄，无法通过额外挖过孔来连接不同行的共用电极线13。并且，阵列内的共用电极线13的电容电阻延迟(RC Delay)很大，共用电极线13的电位容易在像素的充电过程被数据线11和像素电极层15拉动，导致像素电极ITO的充电电压不准。

发明内容

本发明解决的技术问题是，提供一种阵列基板及其制作方法以及液晶显示器，能够使共用电线极形成低电阻值的紧密网络，极好地稳定了共用电极线的电位，杜绝了像素充电不准而造成的显示不良。

为解决上述技术问题，本发明提供了一种阵列基板，包括：

基板；

多条数据线，配置在基板上；

多条扫描线，与数据线相交；

多条共用电极线，相交于数据线；

每相邻两条扫描线以及相邻两条数据线定义出一像素结构，像素结构包括：

薄膜晶体管组件，电连接数据线以及扫描线；

第一像素电极、第二像素电极、第三像素电极以及第四像素电极，形成2x2结构，电连接于薄膜晶体管组件，通过共用电极线间隔开，其中第一像素电极、第二像素电极、第三像素电极以及第四像素电极的共用电极线连接在一起。

其中，像素结构呈中心对称。

其中，位于像素结构中部的共用电极线呈十字架形状。

其中，共用电极线靠近扫描线的两端分别设置过孔。

其中，过孔通过金属走线与相邻像素结构的共用电极线连接。

为解决上述技术问题，本发明提供了一种阵列基板的制作方法，包括：在基板上将每相邻两条扫描线以及相邻两条数据线定义出一像素结构，像素结构包括：薄膜晶体管组件，电连接数据线以及扫描线；第一像素电极、第二像素电极、第三像素电极以及第四像素电极，形成2x2结构，电连接于薄膜晶体管组件，通过共用电极线间隔开；将第一像素电极、第二像素电极、第三像素电极以及第四像素电极的共用电极线连接在一起。

其中，像素结构呈中心对称。

其中，位于像素结构中部的共用电极线呈十字架形状。

其中，共用电极线靠近扫描线的两端分别设置过孔，通过金属走线与相邻像素结构的共用电极线连接。

为解决上述技术问题，本发明提供了一种液晶显示器，包括前述的阵列基板。

通过上述方案，本发明的有益效果是：通过每相邻两条扫描线以及相邻两条数据线定义出一像素结构，包括：薄膜晶体管组件，电连接数据线以及扫描线；第一像素电极、第二像素电极、第三像素电极以及第四像素电极，形成2x2结构，电连接于薄膜晶体管组件，通过共用电极线间隔开，其中第一像素电极、第二像素电极、第三像素电极以及第四像素电极的共用电极线连接在一起，能够使共用电线极形成低电阻值的紧密网络，极好地稳定了共用电极线的电位，杜绝了像素充电不准而造成的显示不良。

附图说明

图1是现有技术中的像素结构示意图；

图2是现有技术中阵列基板的结构示意图；

图3是本发明实施例的阵列基板的结构示意图；

图4是本发明实施例的阵列基板的像素的排列示意图；

图5是本发明实施例的阵列基板的制作方法的流程示意图。

具体实施方式