[发明专利]一种多通道的干扰信号采集与处理验证系统有效
申请号: | 201410695549.7 | 申请日: | 2014-11-27 |
公开(公告)号: | CN104536923B | 公开(公告)日: | 2018-03-23 |
发明(设计)人: | 熊兴中;李明玉;蒋卫恒;许炜阳;龙宁 | 申请(专利权)人: | 成都龙腾中远信息技术有限公司;四川理工学院 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F3/06 |
代理公司: | 成都金英专利代理事务所(普通合伙)51218 | 代理人: | 袁英 |
地址: | 610000 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 通道 干扰 信号 采集 处理 验证 系统 | ||
技术领域
本发明涉及一种信号采集与处理验证系统,特别是一种多通道干扰信号采集与处理验证系统。
背景技术
数据采集系统是计算机智能仪器与外界物理世界联系的桥梁,是获取信息的重要途径。数据采集技术主要指从传感器输出的微弱电信号,经信号调理、模数转换到存储、记录这一过程所涉及的技术。随着计算机和信息技术的飞速发展,信号传输在人们的生产与生活中占据越来越重要的地位,但在信号的传输过程有一个影响传输效果的因素,那就是干扰信号。因此,对干扰信号进行采集与处理就非常重要了。
现在市场上已经出现各类信号采集与处理验证系统,这些系统对平常的信号采集带来了很大的方便,但这些系统也有一定的局限性。
多通道的干扰信号采集模块最重要的就是要做到同步采集,所以如何减小多通道采集的同步时间就很重要了,这也是现在多通道采集技术面临的一个难点与不足。
存储模块提高存储速度和降低误码率对存储模块的质量有着非常大的影响,对整个系统也有着重大的作用,这也是干扰信号的采集与处理中的一个重要问题。
信号采集与处理验证系统都希望能做到准确性高,可靠性强,使用方便,但目前还几乎没有一个具有完整的采集、实时存储、回放处理和转储处理功能的同时,还能做到准确性强、可靠性高的一种多通道的干扰信号采集与处理验证系统。
发明内容
本发明目的在于克服现有技术的不足,提供一种多通道的干扰信号采集与处理验证系统,具有完整的采集、实时存储、回放处理和转储处理功能的同时,还具有使用方便、准确性强、可靠性高的优点。
本发明的技术方案是这样实现的:一种多通道的干扰信号采集与处理验证系统,它包括采集存储分机和数据转储分机;所述的采集存储分机的通信端通过千兆以太网与数据转储分机的通信端双向连接,采集存储分机的数据发送端通过光纤与数据转储分机的数据接收端连接;
所述的采集存储分机包括主控计算机模块、多个高速存储模块、AD采集模块和光纤通道单元,所述的AD采集模块的输入端接收输入信号,高速存储模块、AD采集模块和光纤通道 单元通过板间高速总线连接,高速存储模块、AD采集模块和光纤通道单元还同时通过CAN总线连接,所述的光纤通道单元通过PCIe与主控计算机模块连接,光纤通道单元还设有向数据转储分机输出数据的输出口;
所述的数据转储分机包括数据转储服务器和磁盘阵列,所述的数据转储服务器包括HBA卡和光纤接口卡,所述的光纤接口卡的输入端接收来自采集存储分机的输入信号,光纤接口卡的输出通过PCIe与HBA卡连接,HBA卡的输出通过光纤接口与磁盘阵列连接。
所述的一种多通道的干扰信号采集与处理验证系统,还包括多个阵列天线和一个多通道接收机,所述的阵列天线接收干扰信号的射频信号,阵列天线的输出与多通道接收机连接,多通道接收机的输出与AD采集模块连接。
所述的高速存储模块的个数为4个。
所述的高速存储模块包括FLASH阵列、FPGA芯片、DSP处理器、一个用于存储文件系统与参数的NOR FLASH和一个用于接收来自FPGA芯片数据并传输给光口的光模块,所述的FLASH阵列与FPGA芯片连接,FPGA芯片通过GTX接口与外部总线连接,FPGA芯片通过EMIF接口与DSP处理器连接,DSP处理器与PCI接口连接,DSP处理器还通过与以太网PHY芯片与千兆网口连接;所述的NOR FLASH与FPGA芯片连接,所述的光模块一端通过GTX接口和与FPGA芯片连接,另一端与光口连接;所述的FLASH阵列为采用了BCH纠错编码技术的FLASH阵列,FLASH阵列包括多组FLASH芯片,所述的多组FLASH芯片为流水线处理结构的芯片,所述的FLASH芯片为采用双页编程技术并包括多个分时利用的核的芯片。
所述的AD采集模块包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振,所述的多路AD采集器接收来自外部的输入信号,AD采集器的输出与FPGA芯片连接,FPGA芯片通过GTX接口与外部总线连接,FPGA芯片还通过DSP数据总线与DSP处理器连接,DSP处理器一端与预设的PCI接口连接,另一端通过以太网PHY芯片与千兆以太网连接;所述的时钟管理器一路输入端接收来自晶振的基准信号,时钟管理器的输出端与多路AD采集器连接,时钟管理器到多路AD采集器的每一路的PCB走线长度等长。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都龙腾中远信息技术有限公司;四川理工学院,未经成都龙腾中远信息技术有限公司;四川理工学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410695549.7/2.html,转载请声明来源钻瓜专利网。