[发明专利]电子封装件及其制法

说明书

技术领域

本发明涉及一种电子封装件，尤指一种能提升产品可靠度的电子 封装件及其制法。

背景技术

随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多 样化的方向设计，半导体封装技术亦随之开发出不同的封装型态。为 满足半导体装置的高积集度(Integration)、微型化(Miniaturization) 以及高电路效能等需求，遂而发展出现行晶圆级芯片尺寸封装(wafer levelchipscalepackage，简称WLCSP)的封装技术。

图1A至图1E为现有WLCSP的封装件1的制法的剖面示意图。

如图1A及图1B所示，将一晶圆12’切割成多个半导体组件12， 再置放该些半导体组件12于一承载板10的黏着层11上，之后检测各 该半导体组件12。该些半导体组件12具有相对的作用面12a与非作用 面12b、及邻接该作用面12a与非作用面12b的侧面12c，该作用面12a 上具有多个电极垫120，且各该作用面12a黏着于该黏着层11上。

如图1C所示，形成一封装层13于该黏着层11上，以包覆该半导 体组件12。

如图1D所示，移除该承载板10及黏着层11，以外露该半导体组 件12的作用面12a。

如图1E所示，进行线路重布层(Redistributionlayer，简称RDL) 制程，形成一线路重布结构14于该封装层13与该半导体组件12的作 用面12a上，令该线路重布结构14电性连接该半导体组件12的电极 垫120。

接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘 保护层15外露该线路重布结构14的部分表面，以供结合如焊锡凸块 的导电组件16。

之后，沿如图1E所示的切割路径S进行切单制程。

惟，现有封装件1于切单制程后，该半导体组件12的作用面12a 的结构强度较低，因而容易于图1A至图1B的制程时产生裂损(Crack)， 且于切单制程前已先检测各该半导体组件12，所以无法检出切单制程 所造成的裂损，导致该些导电组件16容易发生脱落的问题，以于取放 该封装件1至适合位置以进行表面贴焊技术(SurfaceMount Technology，简称SMT)时，易使产品的良率不佳。

因此，如何克服上述现有技术的问题，实已成为目前业界亟待克 服的难题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其 制法，能避免该些导电组件自该作用面上脱落。

本发明的电子封装件，包括：电子组件，其具有相对的作用面与 非作用面、及邻接该作用面与非作用面的侧面，且该作用面具有多个 电极垫；多个导电组件，其设于该些电极垫上；以及封装层，其形成 于该电子组件的作用面与侧面上及该导电组件的部分表面上，而未形 成于该电子组件的非作用面上。

本发明还提供一种电子封装件的制法，包括：提供一整版面基板， 该整版面基板包含多个电子组件与间隔部，该间隔部位于各该电子组 件之间，且该电子组件具有相对的作用面与非作用面，该作用面具有 多个电极垫；于对应该电子组件的作用面的一侧，形成沟道于该间隔 部上，且该沟道未贯穿该整版面基板；形成封装层于该沟道中与该电 子组件的作用面上，且该封装层未覆盖该些电极垫；以及于对应该电 子组件的非作用面的一侧，沿该间隔部分离各该电子组件，使该封装 层形成于该电子组件的作用面与侧面上，其中，该侧面邻接该作用面 与非作用面。

前述的制法中，沿该间隔部分离各该电子组件的路径的宽度小于 该间隔部的宽度。

前述的制法中，该封装层未形成于该电子组件的非作用面上。

前述的制法中，还包括形成该封装层之后，先检测该整版面基板， 再分离各该电子组件。

前述的制法中，还包括分离各该电子组件之前，先进行薄化制程 以移除该非作用面的部分材质。

前述的电子封装件及其制法制法中，该封装层的表面齐平该非作 用面。

前述的电子封装件及其制法中，形成该封装层的材质为绝缘材。

前述的电子封装件及其制法中，该封装层还形成于该电子组件的 非作用面上。