[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底；在半导体衬底上依次形成第一半导体层和第二半导体层的叠层，叠层间为隔离沟槽；从第一半导体层的端部去除部分的第一半导体层，以形成开口；填充开口及隔离沟槽，以分别形成第一绝缘层和隔离；在第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除剩余的第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上分别形成背栅介质层和第二绝缘层，并分别以导体层和连接层填充空腔及刻蚀孔，以分别形成背栅及连接孔；进行器件的后续加工。本发明的方法，实现了带背栅结构的类SOI器件。

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着器件的特征尺寸不断减小，在进入纳米尺度尤其是22nm以下尺寸以后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等，为了克服这些问题，SOI(绝缘体上硅，Silicon-On-Insulator)技术应运而生。

SOI衬底分厚层和薄层SOI，薄层SOI器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层硅的厚度变薄时，器件从部分耗尽(Partially Depletion)向全部耗尽(FullyDepletion)转变，当顶层硅小于30nm时，为超薄SOI(Ultra thin SOI，UTSOI)，SOI器件全部耗尽，全部耗尽的器件具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用，超薄SOI成为22nm以下尺寸工艺的理想解决方案。

然而，目前SOI衬底的造价较高，且提供的SOI衬底的规格较为单一，无法根据器件的需要调整各层的厚度。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种半导体器件及其制造方法，实现SOI器件的集成且埋层厚度可调。

为实现上述目的，本发明的技术方案为：

一种半导体器件的制造方法，包括步骤：

提供半导体衬底；

在半导体衬底上依次形成第一半导体层和第二半导体层的叠层，平面上各个叠层之间为隔离沟槽；

从第一半导体层的端部去除部分的第一半导体层，以形成开口；

填充开口及隔离沟槽，以分别形成第一绝缘层和隔离；

在第二半导体层中形成贯通的刻蚀孔；

通过刻蚀孔腐蚀去除剩余的第一半导体层，以形成空腔；

在空腔及刻蚀孔的内表面上分别形成背栅介质层和第二绝缘层，并分别以导体层和连接层填充空腔及刻蚀孔，以分别形成背栅及连接孔；

进行器件的后续加工。

可选的，通过外延生长在半导体衬底上依次形成第一半导体层和第二半导体层的叠层。

可选的，所述衬底为硅衬底，所述第一半导体层为Ge_xSi_1-x，其中0<x<1，所述第二半导体层为硅。

可选的，形成开口或形成空腔时，去除第一半导体层的方法包括：采用HF、H₂O₂、CH₃COOH和H₂O的刻蚀剂进行腐蚀去除第一半导体层。

可选的，形成第一绝缘层和隔离的步骤具体包括：进行氧化工艺，在开口内以及在隔离沟槽的内壁上形成第一氧化物层；在隔离沟槽中填满第二氧化物层。

可选的，形成背栅及连接孔的步骤具体包括：

采用ALD工艺，在空腔以及刻蚀孔的内表面上形成第一介质层；