[发明专利]集成电路及其错误检测方法

权利要求书

1.一种集成电路，其特征在于，该集成电路包括：

一时脉树电路，用以发布一时脉信号至该整个集成电路；以及

一保护电路，依据在该时脉树电路的多个取样点所取样的该时脉信号的一个至多个参考时脉而运作，且用以检测该时脉树电路是否发生错误，该错误反应自该一个至多个所述参考时脉的异常；

其中该保护电路还包括由多个逻辑级构成的一级联，所述逻辑级依据该时脉信号的各别所述参考时脉而运作；以及

一检测器，通过验证该级联的一输出是否偏离一期望值，以检测该时脉树电路是否发生错误；

其中所述多个逻辑级中的最后一级的输出作为所述级联的输出；

其中在该检测器验证该级联的输出是否偏离该期望值之前，该检测器会被提供一重置信号以忽略该级联的输出。

2.如权利要求1所述的集成电路，其特征在于，每一所述逻辑级是一正反器，其中所述级联中的所述多个正反器的第一级的反态输出会回授接至所述第一级的输入。

3.如权利要求1所述的集成电路，其特征在于，该级联用以输出逻辑值的交替形态，且其中该检测器验证该级联的该输出是否偏离该交替形态。

4.如权利要求1所述的集成电路，其特征在于，在初始化该级联之后的一预定的时间间隔内，该检测器停止验证该级联的该输出是否偏离。

5.如权利要求1所述的集成电路，其特征在于，该保护电路用以初始化该级联的所述逻辑级以产生该期望值。

6.如权利要求1所述的集成电路，其特征在于，该保护电路还用于在检测到该时脉树电路发生错误时发出警告或动作。

7.一种集成电路错误检测方法，其特征在于，该集成电路错误检测方法包括：

通过一时脉树电路发布一时脉信号至整个集成电路；

分别在该时脉树电路的一个或多个取样点取样得到对应的该时脉信号的一个至多个参考时脉；

通过该时脉信号的一个至多个所述参考时脉运作一保护电路；以及

通过该保护电路检测该时脉树电路是否发生错误，该错误反应该时脉信号的一个至多个所述参考时脉的异常；

其中该保护电路还包括由多个逻辑级构成的一级联；

其中所述逻辑级依据该时脉信号的各别所述参考时脉而运作；以及

其中通过验证该级联的一输出是否偏离一期望值，以检测该时脉树电路是否发生错误；

其中所述多个逻辑级中的最后一级的输出作为所述级联的输出；

其中在验证该级联的该输出是否偏离该期望值之前，提供一重置信号至该保护电路的一检测器以忽略该级联的该输出。

8.如权利要求7所述的集成电路错误检测方法，其特征在于，每一所述逻辑级是一正反器，其中所述级联中的所述多个正反器的第一级的反态输出会回授接至所述第一级的输入。

9.如权利要求7所述的集成电路错误检测方法，其特征在于，运作该保护电路还包括输出逻辑值的交替形态；以及

其中检测该错误还包括验证该级联的该输出是否偏离该交替形态。

10.如权利要求7所述的集成电路错误检测方法，其特征在于，验证该级联的该输出还包括在初始化该级联之后的一预定的时间间隔内停止验证所述逻辑级的该输出。

11.如权利要求7所述的集成电路错误检测方法，其特征在于，验证所述逻辑级的该输出还包括初始化所述逻辑级以产生该期望值。

12.如权利要求7所述的集成电路错误检测方法，其特征在于，该集成电路错误检测方法还包括在检测到该时脉树电路发生错误时，发出警告或动作。