[发明专利]一种基于JTAG接口的单粒子辐照试验测试系统及方法在审
申请号: | 201410706041.2 | 申请日: | 2014-11-27 |
公开(公告)号: | CN104483622A | 公开(公告)日: | 2015-04-01 |
发明(设计)人: | 陈雷;赵元富;文治平;周婧;李学武;王硕;陈勋;孙雷;冯长磊;王媛媛 | 申请(专利权)人: | 北京时代民芯科技有限公司;北京微电子技术研究所 |
主分类号: | G01R31/3181 | 分类号: | G01R31/3181 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 安丽 |
地址: | 100076 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 jtag 接口 粒子 辐照 试验 测试 系统 方法 | ||
技术领域
本发明涉及一种单粒子辐照试验测试系统及方法,特别是一种基于JTAG接口的单粒子辐照试验测试系统及方法,属于FPGA测试及辐照试验领域。
背景技术
现场可编程门阵列(FPGA)器件具有灵活性高、成本低、周期短等优点,大大缩短了研制生产周期和最大化降低了风险,特别适合航天工程对宇航级器件的高可靠、多品种、小批量的特色要求,广泛应用于国内外航天工程中。但空间环境中单粒子效应对SRAM型FPGA器件的影响很大,很容易导致卫星通信或控制功能失常,对军事及经济造成巨大损失。因此,FPGA在空间系统应用之前,务必要进行充分的辐照试验评估。单粒子辐照试验为评估FPGA抗辐照指标的基本方法。
目前现有的单粒子辐照试验系统通常采用CPU或嵌入式芯片作为控制系统,使用SelectMAP端口对被测FPGA进行配置和回读操作,这种方法实现复杂,且不够稳定,并且只能针对单一器件进行单粒子辐照试验,不具备通用性。
发明内容
本发明所要解决的技术问题是:克服现有技术的不足,提供了一种基于JTAG接口的FPGA单粒子辐照试验测试系统及方法,使用JTAG接口对被测FPGA进行配置和回读,可以使系统更加稳定,结果更加可靠,并且通过回读IDCODE可以自动识别被测FPGA的器件型号。
本发明的技术方案:一种基于JTAG接口的单粒子辐照试验测试系统,包括:上位机和测试板;
所述上位机用于进行试验参数设置、试验过程控制和试验结果显示;
所述测试板放置于辐照罐内,测试板包括SRAM、配置PROM、控制处理FPGA、RS485通信接口和被测FPGA;所述控制处理FPGA包括被测FPGA配置模块、JTAG回读模块、SRAM读写模块、过程控制模块和串口通信模块;
控制处理FPGA中的串口通信模块通过RS485通信接口接收上位机发送的控制指令及被测FPGA配置码流,通过过程控制模块将控制指令发送给被测FPGA配置模块、JTAG回读模块和SRAM读写模块,并通过SRAM读写模块将接收的被测FPGA配置码流存放在SRAM中;
单粒子辐照试验前,过程控制模块控制被测FPGA配置模块通过SRAM读写模块从SRAM中读取被测FPGA配置码流,并通过JTAG接口对被测FPGA进行配置;被测FPGA配置完成后,过程控制模块控制JTAG回读模块通过JTAG接口从被测FPGA中回读码流,并通过SRAM读写模块发送给SRAM,作为回读对照码流存储在SRAM中;
单粒子辐照试验开始后,过程控制模块控制JTAG回读模块通过JTAG接口从被测FPGA中实时回读码流,作为试验码流,同时通过SRAM读写模块从SRAM中读取回读对照码流。
所述RS485通信接口采用的波特率大于1M。
所述SRAM的存储容量大于8M。
所述JTAG接口的时钟频率小于等于6M。
一种基于测试系统的单粒子辐照试验测试方法,步骤如下:
(1)上位机与控制处理FPGA进行握手通信;握手成功后上位机向控制处理FPGA发送被测FPGA配置码流;控制处理FPGA通过SRAM读写模块将被测FPGA配置码流存储到SRAM中;
(2)上位机发送配置被测FPGA命令,过程控制模块控制被测FPGA配置模块通过SRAM读写模块从SRAM中读取被测FPGA配置码流,并通过JTAG接口对被测FPGA进行配置;
(3)配置完成后,上位机发送回读对照码流命令,过程控制模块控制JTAG回读模块通过JTAG接口从被测FPGA中回读码流,并通过SRAM读写模块发送给SRAM,作为回读对照码流存储在SRAM中;回读对照码流时首先收到被测FPGA的IDCODE,通过IDCODE识别被测FPGA的器件类型;
(4)开启辐照源,上位机根据采样周期发送采样命令至控制处理FPGA;控制处理FPGA在收到采样命令后,控制JTAG回读模块通过JTAG接口回读被测FPGA码流;回读被测FPGA码流时首先收到被测FPGA的IDCODE;
(5)比较步骤(3)中对照码流中的IDCODE和步骤(4)被测码流中的IDCODE,判断JTAG端口是否锁死,若两个IDCODE不同,则JTAG端口锁死,发生单粒子功能中断,进入步骤(6);若两个IDCODE相同,则JTAG端口未锁死,没有发生单粒子功能中断,进入步骤(7);
(6)控制处理FPGA发送单粒子功能中断信息至上位机,进行测试板硬复位,返回步骤(1);
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所,未经北京时代民芯科技有限公司;北京微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410706041.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种继电器测试装置
- 下一篇:一种伺服驱动器带宽测试平台及其测试方法