[发明专利]一种DDR接口的数据编解码方法

说明书

技术领域

本发明属于集成电路技术领域，涉及一种DDR2(第二代DDR标准)和DDR3(第三代DDR标准)的数据总线编解码方法。

背景技术

DDR SDRAM(双倍速同步动态随机存储器，简称DDR)接口是芯片的一个重大的性能瓶颈。芯片封装特有的寄生电感引起的SSN(Simultaneous Switching Noise,同步开关噪声)电源噪声会影响DDR系统的稳定性。DDR接口的数据翻转也会增加系统的功耗。

SSN效应可以由图1来说明。图1描述了一对电源地为两个DDR接口的IO驱动器提供电源地回路的情况。封装的寄生参数主要是电感，如图中与Vdd和GND连接的L。当芯片输出开始0到1跳变时，电流通过与Vdd相连的电感和PMOS管，并输出到PCB传输线。这引起PCB传输线电平升高。当输出信号从1翻转为0时电流从PCB传输线流入芯片，通过驱动器的NMOS管，然后通过与GND相连的电感回到PCB的地。DDR接口的驱动器在信号翻转过程中感受到的电源电平与地电平将是非理想电源电平与地电平。这种叠加噪声的电源电平与地电平引起IO输出延时发生抖动，输出波形的边沿发生恶化，最终导致系统的工作时序余量减少，数据采样异常，系统稳定性降低。

考查一对电源地为N个驱动器提供电源地回路的情况，如果N驱动器同时跳变时，每一份跳变电流都要在封装的寄生电感上产生感应电压即SSN。这个SSN又反作用于每个驱动器上。由电感的感应电压公式(1)可得SSN正比于电感值与变化电流，反比于电流变化时间。

SSN＝L×dI/dt公式(1)

当同时翻转的数据位数增加时，SSN变得更加严重。以16比特位宽的DDR接口的设计为例，当16比特数据同时从0翻转到1时，此时将在电源上形成最大的SSN电压变形。如果要减少SSN，根据公式1可以减少L，增加dt，减少di，或者减少同时翻转的驱动器个数等。

在DDR4的设计规范中特别增加了数据翻转的功能，目的是为了在高翻转时通过数据电平翻转将高翻转的场景转换为低翻转的场景。但是DDR2与DDR3没有数据电平翻转的功能。

发明内容

本发明的目的是针对现有技术的不足，提供一种DDR接口的数据编解码方法。

本发明方法中所述的DDR为第二代DDR标准DDR2或第三代DDR标准DDR3，所述的DDR的总线位宽为n(n＝8,16,32)。

本发明方法采用一个数据编解码模块，芯片内部模块通过该数据编解码模块与DDR接口连接；数据编解码模块在芯片内部模块向DDR接口写数据时，将数据进行编码；数据编解码模块在芯片内部模块向DDR接口读数据时将数据进行解码；

编码方法具体是：

所述的数据编解码模块在编码时每次输入n-1个n比特的输入数据，输出n个n比特的输出数据；

当第i(1,2,…,n-1)时刻的数据与i-1时刻的数据的汉明距离大于n/2时，编码模块将第i时刻的数据取反后输出，且将数据翻转信息的第i位标记为1；当第i时刻的数据与i-1时刻的数据的汉明距离小于或等于n/2时，编码模块将第i时刻的数据输出，且将数据翻转信息的第i位标记为0；当i＝1时,第i-1时刻的数据用0代替；所述的汉明距离为两个数据对应位置的比特不同的个数；

将数据翻转信息进行编码处理，具体是：当数据翻转信息与第n-1位输出数据的汉明距离大于n/2时，数据翻转信息的第1至n-1位比特均取反，数据翻转信息的第n位比特为1；当数据翻转信息与第n-1位输出数据的汉明距离小于或等于n/2时，数据翻转信息的第1至n-1位比特不变，数据翻转信息的第n位比特为0；编码处理后的数据翻转信息作为第n个数据输出。

解码方法具体是：

所述的数据编解码模块在解码时每次输入n个n比特的输入数据，输出n-1个n比特的输出数据；

数据编解码模块将输入的前n-1个输入数据按顺序保存；将输入的第n个输入数据作为数据翻转信息；数据编解码模块按顺序将输入的n-1个数据中的第i(1,2,…,n-1)个数据与数据翻转信息的第i位和数据翻转信息的第n位异或后的结果异或输出。

本专利通过在DDR2和DDR3系统中增加数据编解码功能，实现在不修改DDR总线标准的情况下在DDR2和DDR3系统中通过数据电平翻转编解码来减少DDR接口的SSN和减少DDR接口的功耗，有利于提高电路系统的稳定，有利于提高电路的工作频率和性能。

附图说明

图1为SSN效应；