[发明专利]基于一读一写存储器的多读多写存储器及其实现方法

说明书

技术领域

本发明涉及交换芯片设计中的存储技术领域，尤其是涉及一种基于高密度、大容量的一读一写存储器实现的大容量的多读多写存储器及其实现方法。

背景技术

高性能交换芯片内通常要用到大容量的多读多写存储器(nRmW Memory，n读m写存储器，n，m为大于等于0的整数)，如两读两写存储器2R2W memory。

目前实现大容量的2R2W memory的方案主要是基于小容量2R2W memory拼接而成。2R2W memory单元具有密度小，容量小，功耗大的特点，其最大容量很有限，要实现大容量的2R2W memory则需要由多个小容量的2R2W拼接而成。这种基于小容量2R2W memory拼接而成的大容量2R2W memory，其功耗和面积随着存储器深度和宽度的增大而线性增加，并且2R2W memory之间大量的走线还造成时序的恶化。

因此，采用小容量的nRmW Memory来构建大容量的nRmW Memory简单易行，但是存在面积大，功耗高和时序差等问题，不能满足高性能交换芯片的要求。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种基于一读一写存储器的多读多写存储器，采用高密度、大容量的一读一写存储器来实现大容量的多读多写存储器，以减小交换芯片的面积、降低芯片的功耗和改善芯片的时序。

为实现上述目的，本发明提出如下技术方案：一种基于一读一写存储器的多读多写存储器，包括n个一读m写存储器单元、状态存储单元和控制逻辑，n和m均为大于等于0的整数，每个所述一读m写存储器单元内有m个一读一写存储器，所述多读多写存储器外部具有m个写端口和n个读端口，所述写端口有写操作时，其写数据同时写到每个所述一读m写存储器单元内的其中一个所述一读一写存储器内；所述状态存储单元用于记录每个所述一读一写存储器内数据的存储状态；所述控制逻辑用于控制所述读端口从所述多读多写存储器内读取数据的方式。

优选地，所述状态存储单元里用[log₂(m)取整+1]个比特表示任意一个所述读端口的读地址所对应的数据存储状态，若log₂(m)为整数，则用log₂(m)个比特表示任意一个所述读端口的读地址所对应的数据存储状态。

优选地，所述写端口写数据到所述一读一写存储器的同时，更新所述状态存储单元内对应的数据存储状态。

优选地，同一个所述一读m写存储器单元内的每个所述一读一写存储器内存储的数据是不同的，不同的所述一读m写存储器单元内对应同一个写端口的所述一读一写存储器(如11，21，…n1存储器)存储的数据是相同的。

优选地，每个所述读端口根据其读地址从对应的所述一读一写存储器内读取数据。

优选地，所述读端口读取数据的方式为：所述读端口先从所述状态存储单元中读取其读地址对应的数据存储信息，根据读出的所述存储信息选择存储数据的一读一写存储器，最后从选择的所述一读一写存储器内读取出数据。

优选地，所述读端口读取数据的方式为：所述读端口根据读地址同时读取n×m块所述一读一写存储器和状态存储单元，根据从所述状态存储单元读到的数据存储状态选择相应的数据送出来。

本发明的另一目的还在于提供一种基于一读一写存储器的多读多写存储器的实现方法：采用n×m块一读一写存储器形成所述n读m写存储器，n和m均为大于等于0的整数。

本发明的有益效果是：本发明通过使用高密度、大容量的一读一写存储器1R1W memory来实现大容量的多读多写存储器nRmW memory，相比基于小容量nRmW memory实现大容量nRmW memory，可以大大减小芯片的面积，降低芯片的功耗，改善芯片的时序，进而提高其整体性能。

附图说明

图1是本发明基于一读一写存储器的多读多写存储器的结构示意图；

图2是本发明实施例基于一读一写存储器的两读两写存储器的结构示意图；

图3是本发明实施例两读两写存储器的读写流程示意图；

图4是本发明实施例基于一读一写存储器的两读两写存储器的另一种结构示意图；

图5是现有方案和本发明方案生成的宽度固定为32nm、不同深度的存储器的面积对比图；

图6是现有方案和本发明方案生成的宽度固定为32nm、不同深度的存储器的功耗对比图；

图7是本发明实施例基于一读或一写存储器的一读一写存储器的结构示意图。

具体实施方式