[发明专利]一种内存访问的方法、相关装置和系统

说明书

本发明实施例提供了一种内存访问的方法、相关装置和系统，解决了现有技术内存访问效率较低的问题。该方法包括：接收进程的内存访问请求消息，其中，所述内存访问请求消息包括所述进程请求访问的内存对应的虚拟地址的信息；根据所述进程从预设的映射关系集合中获取所述进程所对应的映射关系，所述映射关系为所述虚拟地址与所述进程请求访问的内存对应的内存控制器MC的对应关系；根据所述虚拟地址的信息和所述映射关系，获取所述进程请求访问的内存所对应的MC；将所述内存访问请求消息发送至所述MC。该方法适用于计算机技术领域。

技术领域

本发明涉及计算机技术领域，尤其涉及一种内存访问的方法、相关装置和系统。

背景技术

在传统的内存管理流程中，当中央处理器(Central Processing Unit,CPU)发起内存访问时，会先访问其内部的私有缓存(cache)，此时CPU先将访问请求发送至CPU内部的内存管理单元(Memory Management Unit，MMU)，MMU根据访问请求中的虚地址信息，查找传输后备缓冲器(Translation Lookaside Buffer，TLB)中该虚地址所对应的实地址，即物理地址，CPU通过该物理地址访问私有缓存，当发生高速缓存不命中(cache miss)，即CPU访问私有缓存失败后，CPU将该内存访问请求发送至内存控制器(Memory Controller，MC)，通过MC访问该物理地址所对应的内存。

然而，现有技术内存管理存在如下两个问题：

第一，由于MMU和TLB位于CPU访问私有缓存的关键路径上，当MMU和TLB发生问题，如MMU在通过TLB查找不到该虚地址所对应的实地址(TLB miss)时，CPU就无法访问私有缓存。

第二，缺页中断处理与处理器硬件绑定，一旦MMU从TLB和内存中都无法找到虚地址对应的实地址，则触发缺页中断，处理器将花大量时间处理缺页中断。

现有技术提出了一种有效的内存管理技术：全虚cache(Virtual indexedVirtual Tagged)技术。全虚cache的主要思想是将TLB和MMU等硬件从CPU访问私有cache的关键路径中移除，CPU直接采用虚地址索引cache，只有cachemiss后才将访问请求发送至MMU，MMU通过TLB进行虚实地址翻译，采用实地址访问内存。该方法能够缩短CPU访问cache的关键路径，同时，由于TLB不在访问cache的关键路径上，TLB可以做得很大，TLB的命中率增高，从而有效地降低了TLB miss的次数。

因此，全虚cache技术有效的解决了上述第一个问题，但是，发生缺页中断后仍由CPU对其进行处理，导致CPU将大量时间浪费在处理缺页中断，当CPU缺页中断处理完成之后，才能访问上述访问请求中请求访问的内存，导致内存访问效率较低。

发明内容

本发明的实施例提供一种内存访问的方法、相关装置和系统，解决了现有技术内存访问效率较低的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明实施例提供了一种内存访问的方法，该方法包括：

接收进程的内存访问请求消息，其中，所述内存访问请求消息包括所述进程请求访问的内存对应的虚拟地址的信息；

根据所述进程从预设的映射关系集合中获取所述进程所对应的映射关系，所述映射关系为所述虚拟地址与所述进程请求访问的内存对应的内存控制器MC的对应关系；

根据所述虚拟地址的信息和所述映射关系，获取所述进程请求访问的内存所对应的MC；

将所述内存访问请求消息发送至所述MC。

在第一种可能的实施方式中，结合第一方面，所述映射关系为以所述虚拟地址为变量的函数，或者，