[发明专利]串行通信协议控制器及字符重对齐电路、8b10b解码器

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种高速串行通信协议控制器，具体涉及一种可配置的字符重对齐电路、8b10b解码器。

背景技术

目前单通道串行最高数据传输速率不断被刷新，使得新型串行数据传输协议代替传统并行数据传输协议成为一种必然趋势，现有串行数据传输协议包括USB3.0、PCIE2.0、SATA3.0等。

以SATA协议为例，相对于传统IDE硬盘，SATA协议采用点对点、串行技术，能够为每一个子设备分配专用带宽，目前商用最高峰值速率达到6Gb/s，有效带宽最高可达600MB/s。如图1所示，SATA协议发送端将有效信息经过编码和并行转串行化电路之后，传输到接收器上；接收端串并转换电路开始接收串行比特流时，这些比特只是一堆没有规则的0、1序列，一般都会造成接收端字符边界与原始字符边界的偏移，如果直接使用这些偏移后的数据，就会产生数据错误。

因此，SATA协议中规定在发送数据流中加入一串待编码特殊字符K28.5（BCh）、D10.2（4Ah）、D10.2（4Ah）、D27.3（7Bh），来确定10位比特有效符号的开始和结束，以实现10比特有效符号的边界锁定。待编码特殊字符经过编码后生成10比特信号，若10比特信号中“0”个数多余“1”个数，则定义此信号极性为正；反之，则定义此信号极性为负；若“0”“1”个数相等，则需依编码过程中决定。如以K28.5为头字符，经过8b10b编码后正极性编码为0011111010b，负极性编码为1100000101b，该码型惟一而且编码后数据极性完全相反，且有连续0或者连续1，在不考虑信道错误的情况下，K28.5信息既不会出现在其它字符中，也不会出现在两个字符之间，很容易被检测到。

目前，SATA高速串行通信协议控制器接收端通过字符重对齐电路实现字符边界锁定，但现有字符重对齐电路一般设计在串行转并行化电路之前，首先在信道上检测头字符，一旦检测到头字符信号，那么下一个接收的比特就是一个10位有效字符的首个比特，之后初始化串行转并行电路，从而生成有效的10比特符号，然后传递到8b10b解码器进行解码，得到8比特解码后数据。采用这种方法需要设计高频的模拟电路，设计难度大，同时头字符不容易改变，不方便扩展与调试。

发明内容

为了克服现有技术中存在的不足，本发明提供一种串行通信协议控制器、字符重对齐电路及8b10解码器，解决串行通信协议控制器接收端字符边界检测问题。

为实现上述目的，本发明采取如下技术方案：

一种串行通信协议接口控制器，接收端设有字符重对齐电路和8b/10b解码器，所述字符重对齐电路设置在现有串并转换电路之后，对接收自串并转换电路的数据进行边界调整，为8b/10b解码器提供对齐后的并行输入信号。

更进一步的，所述字符重对齐电路接收自串并转换电路相邻时刻的10比特符号，并进行缓存比较，将字符边界调整到与头字符一致，实现字符边界对准，之后输出调整后的10比特符号至8b/10b解码器。

更进一步的，所述字符重对齐电路包括寄存单元、头字符检测单元和边界调整单元，所述寄存单元包括寄存单元D1和寄存单元D2，分别存储串并转换电路t+1时刻、t时刻数据，所述头字符检测单元对寄存单元D1、D2中的数据进行头字符检测，所述边界调整单元根据头字符检测单元检测结果从寄存单元D1、D2中选择待解码数据至8b/10b解码器。

更进一步的，所述头字符检测单元根据头字符出现在寄存单元D1、D2的不同位置，置位相应输出端口，所述边界调整单元根据头字符检测单元输出端口置位结果选择待解码数据至8b/10b解码器。

更进一步的，所述头字符检测单元检测头字符出现在寄存单元D1、D2后，边界调整单元从寄存单元D1、D2中选择Dout头字符信号至8b/10b解码器，同时头字符检测单元置位头字符检测标志位Detect。

更进一步的，所述头字符检测单元连接有配置寄存器，所述配置寄存器配置头字符改变使能位COM_change、头字符正极性数据COM_p、头字符负极性数据COM_n，进而调整头字符检测单元中待检测的头字符。

更进一步的，所述8b/10b解码器采用三级流水结构：第一级流水过程中，10位待解码数据进行当前极性计算，之后将6b极性传递给6b/5b单元进行预解码，同时进行码型错误检测以及数据码/控制字符检测；第二级流水过程中，4b/3b单元得到6b/5b单元的4b极性结果，开始进行预解码，同时对比当前极性与上一次极性；第三级流水过程中，将之前的结果经过同步寄存器输出。