[发明专利]一种快速主备倒换控制方法在审
申请号: | 201410717264.9 | 申请日: | 2014-12-01 |
公开(公告)号: | CN104468210A | 公开(公告)日: | 2015-03-25 |
发明(设计)人: | 陈训逊;吴震;谢铭;张蒙;黄亮;王永建 | 申请(专利权)人: | 国家计算机网络与信息安全管理中心;北京赛思信安技术有限公司 |
主分类号: | H04L12/24 | 分类号: | H04L12/24;H04L1/22 |
代理公司: | 北京永创新实专利事务所 11121 | 代理人: | 姜荣丽 |
地址: | 100029*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 快速 倒换 控制 方法 | ||
1.一种快速主备倒换控制方法,其特征在于包括如下步骤:
第一步,上电硬件复位结束并且CPU写单板控制寄存器解复位结束,FPGA通过单板槽位寄存器获取单板槽位号并打开通信通道,采用CRC及奇偶校验实时通过主备状态信息发送模块与主备状态信息接收模块获取对方单板的状态信息;
第二步,CPU写单板控制寄存器加载完成标志位并通过Watchdog模块写单板控制寄存器的喂狗标志位开始喂狗;
第三步,单板开始竞争;
第四步,当前单板的主备状态寄存器的状态发生改变,产生中断脉冲信号告知CPU和对方单板;
第五步,对方单板采集通信信息并判断采取相应的主备倒换处理方式。
2.根据权利要求1所述的一种快速主备倒换控制方法,其特征在于:所述的上电硬件包括watchdog模块、单板控制寄存器、主备状态信息发送模块、主备状态信息接收模块、单板主备状态寄存器和单板槽位寄存器,并且上述硬件都集成在FPGA板内部。
3.根据权利要求1所述的一种快速主备倒换控制方法,其特征在于:第三步中的单板竞争,具体为:
主备状态寄存器状态是“10”代表竞争状态,“11”代表离线状态,“00”代表主用状态,“01”代表备用状态;
(3.1)FPGA通过主备状态信息发送模块与主备状态信息接收模块实时通信,保证两块单板状态的透明度,每块单板通过主备状态信息处理判断逻辑模块来写主备状态寄存器,复位状态默认值为:“11”:离线状态;
(3.2)若两块单板中某块单板的主备状态寄存器状态是“10”,另外一块单板的主备状态寄存器状态是“11”,则将主备状态寄存器状态是“10”的单板的主备状态寄存器状态从“10”置为“00”,另外一块单板正常启动后,其主备状态寄存器的状态则置为“01”;
(3.3)若两块单板的主备状态寄存器状态都是“10”,则从各自的单板槽位寄存器读取槽位号信息,如果单板槽位寄存器的槽位号为“1”,则将对应单板的主备状态寄存器状态从“10”置为“00”,如果单板槽位寄存器的槽位号为“0”,则将对应单板的主备状态寄存器状态从“10”置为“01”。
4.根据权利要求1所述的一种快速主备倒换控制方法,其特征在于:第五步中相应的处理方式,如下:
主备状态寄存器状态是“10”代表竞争状态,“11”代表离线状态,“00”代表主用状态,“01”代表备用状态;
(5.1)主备状态寄存器状态为“00”的单板,CPU写单板控制寄存器通过主备状态信息发送模块告知对方单板请求主备倒换,主备状态寄存器状态为“01”的单板通过主备状态信息接收模块收到主备倒换请求,判断自身单板和对方单板的信息状态,满足倒换条件则置本单板控制寄存器同意倒换标志位通过主备状态信息发送模块告知发起主备倒换的单板,发起主备倒换的单板通过主备状态信息接收模块收到对方单板发来的同意倒换标志后,则置本单板的主备状态寄存器状态为“01”,同时FPGA清掉单板控制寄存器的倒换请求标志位并产生中断脉冲信号告知CPU去读取单板的当前状态同时通过主备状态信息发送模块告知原主备状态寄存器状态为“01”的单板状态改变,本单板倒换结束,原主备状态寄存器状态为“01”的单板通过主备状态信息接收模块收到对方单板的状态改变消息,则置本单板的主备状态寄存器状态为“00”,并产生中断脉冲信号告知CPU去读取本单板的当前状态通知通过主备状态信息发送模块告知对方单板,及此,主备倒换结束;
(5.2)主备状态寄存器为“01”的单板通过主备状态信息接收模块判断主备状态寄存器为“00”的单板的实时状态,若存在告警或者其他已设异常状态,则FPGA通过主备单板状态信息发送模块给对方单板发送复位命令,对方单板通过主备状态信息接收模块,收到主备状态寄存器为“01”的单板发来的复位信息,进行自我复位,主备状态寄存器为“00”跳变为“11”,原主备状态寄存器为“01”的单板通过主备状态信息接收模块收到对方单板的状态改变则置主备状态寄存器为“00”,并产生中断告知CPU来读取单板的当前状态同时通过主备状态信息发送模块告知对方单板;
(5.3)主备状态寄存器为“01”的单板通过主备状态信息接收模块收到对方单板即将拔出或者已经离线的信息,则置主备状态寄存器为“00”并产生中断告知CPU来读取单板的当前状态同时通过主备状态信息发送模块告知对方单板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国家计算机网络与信息安全管理中心;北京赛思信安技术有限公司,未经国家计算机网络与信息安全管理中心;北京赛思信安技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410717264.9/1.html,转载请声明来源钻瓜专利网。