[发明专利]一种液晶显示面板和显示装置

说明书

技术领域

本发明涉及显示技术领域，具体地说，涉及一种液晶显示面板和显示装置。

背景技术

现有技术中，如图1所示，半源极驱动(Half Source Driving，简称HSD)像素阵列的左右相邻的亚像素共用一条数据线，例如第一像素单元行的第二个亚像素和第三个亚像素共用数据线D2，第四个亚像素和第五个亚像素共用数据线D3。使得数据线的数目相对于传统液晶驱动像素阵列的数据线数目减半。同一行相邻的亚像素连接不同的栅线，同一行相隔一个亚像素的亚像素连接相同的栅线，例如第一像素单元行的第二个亚像素和第四个亚像素连接栅线G1，第三个亚像素和第五个亚像素连接栅线G2。从而使得上下相邻的亚像素连接不同的栅线。这样的排列方式导致栅线的数目相对于传统驱动像素阵列的栅线数目加倍。

在HSD像素阵列中，以数据信号为两点反转的驱动方式为例进行说明，此时数据信号和栅线的驱动信号的对应情况如图2所示。由于栅线数目的加倍使得分配到栅线上的扫描时间减少，从而亚像素的充电时间减少。如图3所示，通常数据线的一个高电平信号需要同时对位于数据线两侧的两列亚像素进行充电，且由于两列亚像素连接的栅线不同，使得两个亚像素驱动时间有先后。即高电平信号的前半时间为奇数列的亚像素充电，后半时间为偶数列的亚像素充电。

发明人发现，由于数据线具有一定的阻抗，数据信号在传输过程中会造成波形的延迟失真，导致数据信号的失真，对于偶数数据线和奇数数据线皆是。具体的，如图2所示，数据信号的理想波形应为矩形波(如图2中的虚线所示)。但是由于延迟失真的影响，数据信号在一个波形的前半时间内是缓慢上升的，直至同一波形的后半时间，数据信号才能达到其预定的电压值。这样导致对应波形前半时间的、由偶数行栅线驱动的亚像素充电量低于对应波形后半时间的、由偶数行栅线驱动的亚像素。导致先驱动的亚像素充电不足，亮度较低；相对而言，后驱动的亚像素充电较好，亮度较高。并且结合图1和图2可知，偶数栅线驱动的亚像素位于同一列，奇数栅线驱动的亚像素位于同一列。因此，HSD像素阵列整体看来会产生亮暗线。

基于上述情况，亟需一种改善HSD像素阵列亮暗线显示缺陷的显示面板。

发明内容

本发明的目的在于提供一种液晶显示面板和显示装置，以解决HSD像素阵列亮暗线显示缺陷的技术问题。

本发明第一方面提供了一种液晶显示面板，包括多个阵列排布的像素单元，每个像素单元包括至少三个亚像素，且同一像素单元中的每个亚像素颜色不同；

其中，上下相邻的两个像素单元中，相同颜色的亚像素灰阶相同时亮度不同。

进一步的，上下相邻的两个像素单元中，相同颜色的亚像素位于不同列。

进一步的，以连续的两像素单元行为周期，第二像素单元行相对于第一像素单元行向右错开一个亚像素的距离。

进一步的，第一像素单元行的左侧无空亚像素，第二像素单元行的左侧第一个亚像素为空亚像素。

进一步的，第一像素单元行的右侧第一个亚像素为空亚像素，第二像素单元行的右侧无空亚像素。

进一步的，以连续的三像素单元行为周期，第二像素单元行相对于第一像素单元行向右错开一个亚像素的位置，第三像素单元行相对于第二像素单元行向右错开一个亚像素的位置。

进一步的，第一像素单元行的左侧无空亚像素，第二像素单元行的左侧第一个亚像素为空亚像素，第三像素单元行的左侧第一个亚像素和第二个亚像素均为空亚像素。

进一步的，第一像素单元行的右侧第一个亚像素和第二个亚像素均为空亚像素，第二像素单元行的右侧第一个亚像素为空亚像素，第三像素单元行的右侧无空亚像素。

进一步的，同一像素单元中的亚像素的颜色自左向右依次为红色、绿色和蓝色。

本发明带来了以下有益效果：在本发明实施例中，提供了一种液晶显示面板，该显示面板的上下相邻的两个像素单元中，相同颜色的亚像素灰阶相同时亮度不同。因此，上下相邻的两个像素单元中颜色相同的、亮度不同的亚像素发出的光可互补。整体上看，该液晶显示面板出光均匀，不会产生亮暗线的缺陷，从而提高了用户的使用体验。

本发明第二方面提供了一种显示装置，包括上述的液晶显示面板。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明