[发明专利]一种张弛振荡器

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种张弛振荡器。

背景技术

对片上集成系统(SOC，System-On-a-Chip)来说，使用芯片内振荡器产生时钟信号可以取代外部晶体，显著降低系统复杂度和成本。张弛振荡器具有结构简单，易于集成而且功耗也相对较小的优点，是振荡器里面应用广泛的时钟产生电路。

频率稳定度是振荡器最为重要的性能指标之一。在SOC中，时钟不稳会引起时序关系的混乱，导致SOC无法正常工作。

参照图1，示出了现有技术一种张弛振荡器的结构示意图，具体可以包括放大器AMP、电阻R、PMOS晶体管M2、M4和M5、NMOS晶体管M1和M3、控制开关S1和S2、充放电电容C、比较器COMP1和COMP2、及RS触发器。图1所示张弛振荡器的工作方式是利用参考电压V_REF和电阻R生成偏置电流，利用由M2、M4和M5组成的PMOS电流镜为电容提供充电电流I_C，利用由晶体管M1和M3组成的NMOS电流镜为电容提供放电电流I_D；RS触发器输出时钟CLK及其反向时钟CLKB分别连接控制开关S2和S1的控制端；根据RS触发器输出信号的不同，开关S1和S2交替导通和关断，充电电流I_C和放电电流I_D交替地给电容C充电和放电。

参照图2，示出了图1所示张弛振荡器的工作过程示意图，其中，当RS触发器输出信号CLK为低电平，CLKB为高电平时，开关S1导通，开关S2关断，充电电流I_C给电容C充电，当电容上的电压V_C上升超过比较器高参考电压V_H时，比较器COMP1输出高电平，RS触发器处于置位状态，输出信号CLK转变为高电平，CLKB转变为低电平。此时开关S1变为关断状态，开关S2变为导通状态，放电电流I_D开始给电容C放电，V_C电压下降，当V_C电压下降到比较器低参考电压V_L时，比较器COMP2输出高电平，RS触发器处于复位状态，输出信号CLK转变为低电平，CLKB转变为高电平，接着电路不断重复上面的过程，电容C上的电压V_C在高参考电压V_H和低参考电压V_L之间来回振荡。

现有技术中，上述参考电压V_REF、V_H和V_L一般采用带隙基准电路来产生，在理想情况下，时钟频率只与RC时间常数有关，但实际上由于比较器及逻辑电路存在延时T_d，使得电容C上的电压V_C达到比较器高参考电压V_H或低参考电压V_L时，开关S1、S2的导通和关断状态并没有立刻切换。比较器和逻辑电路的延迟时间在每个振荡周期中占据了一部分时间，影响了时钟频率的精确度。

依据图2所示的工作过程可得到充放电电流则时钟频率的表达式可以表示为：

可见，时钟频率不仅与RC时间常数有关，还与比较器及逻辑电路延迟时间T_d有关，而且T_d对温度是很敏感的，导致时钟频率具有很大的温度相关性。例如当温度升高时，晶体管迁移率下降，从而导致延迟时间T_d增大，时钟频率降低，从而影响到振荡器的频率稳定度。

发明内容

本发明实施例所要解决的技术问题是提供一种张弛振荡器，能够提高张弛振荡器的频率稳定度。

为了解决上述问题，本发明公开了一种张弛振荡器，包括：

偏置电路，用于产生偏置电流，以及通过所述偏置电流为振荡电路提供充电电流；

振荡电路，与所述偏置电路相连，用于采用电容对所述充电电流进行积分产生积分电压，依据所述积分电压产生重置脉冲，以及将所述重置脉冲输入到时钟产生电路；以及

时钟产生电路，与所述振荡电路相连，用于通过所述重置脉冲产生时钟信号，以及通过所述时钟信号控制所述振荡电路中开关的切换，以使所述振荡电路交替进行充电或放电。

优选地，所述振荡电路包括：第五PMOS管、第六PMOS管、第七PMOS管、积分NMOS管、第一开关、第二开关、第三开关、第四开关、反馈电容、充放电电容、施密特触发器、反相器、以及电源；