[发明专利]一种适于RFID的ESD保护电路及RFID芯片

说明书

技术领域

本发明涉及RFID技术领域，具体涉及一种适于RFID的静电释放ESD保护电路及RFID芯片。

背景技术

射频识别(Radio Frequency Identification，简称RFID)技术是一种非接触式的自动识别技术，它通过电磁波或电感祸合方式传递信号，以完成对目标对象的自动识别。与条形码、磁卡、接触式IC卡等其它自动识别技术相比，即RFID技术具有识别过程无须人工干预、可同时识别多个目标、信息存储量大、可工作于各种恶劣环境等优点。因此，RFID技术已经被广泛地应用于固定资产管理、生产线自动化、动物和车辆识别、公路收费、门禁系统、仓储、商品防伪、航空包裹管理、集装箱管理等领域。典型的射频识别系统可以分为标签、阅读器和后端数据处理系统三个部分。

随着CMOS IC中短栅长、薄栅氧化层、浅结深、漏区轻掺杂以及硅化物掺杂等先进工艺的发展，在提高集成电路性能和集成度的同时，也带来了其内部电路在静电放电(electrostatic discharge，ESD)冲击时更容易被损坏的不良后果。因此，如何改善和提高CMOS IC的ESD鲁棒性指标问题已经成为亚微米和深亚微米CMOS IC研究的热点问题之一。由于现有的RFID阅读器芯片有大量的pin脚，针对RFID芯片所涉及的ESD保护也尤为重要，图1示出了现有的RFID芯片中的ESD保护装置结构示意图，ESD保护是保护整个芯片不受外界静电损坏，芯片的所有需要外接的管脚，不管是输入输出管脚都需要加入ESD保护结构。

图2是现有的GGNMOS(grounded-gate NMOS)栅极接地的NMOS管结构示意图，其普遍用于集成电路的静电防护，该GGNMOS在ESD的情况下通过寄生NPN管泄放ESD电流。当ESD正向脉冲出现在MOS管的漏端(寄生NPN管的集电极)时，随着电压的逐渐增大，寄生NPN管集电结耗尽区宽度不断展宽，以承受高压。当漏端电压增大到寄生NPN管集电结反向击穿电压时，集电结发生雪崩击穿。雪崩产生的电子从漏端被抽走，成为寄生NPN管集电极电流的一部分；而空穴电流经过寄生电阻到达VSS，在电阻上形成压降，抬高基区电势。随着电流的增大，电阻两端的压降逐渐变大，发射结电压VBE最终达到发射结的正偏开启电压VON，使寄生NPN管开启，对应为器件的触发电压Vt1。此时，空穴—电子对不再需要单独通过离子碰撞来产生，因此集电极电压下降，发生瞬间回落，晶体管进入负阻区，形成一条低电阻的电流泄放通道，集电极电压被箝制在一个较低的电压Vh下。之后电压随着电流增大而增大。器件集电极电压继续增大，电流密度不断增加，载流子在电场下加速运动，通过碰撞使晶格温度急速上升，电流电压不再稳定，最后出现热击穿，电压迅速下降，发生二次击穿。

GGNMOS结构是ESD保护比较有效的结构之一，但是还是存在很多不足。在需要设计ESD耐压等级较高的保护电路时，版图中的GGNMOS通常是采用多指条结构以拉大保护电路沟道的有效宽度以提高ESD电压，但当ESD发生时，这种多指条结构并不是同时导通的，这是因版图布局无法使每根指条的相对位置和走线方向完全相同所致，因而使得首先导通的指条出现电流聚集效应而更易被ESD电流毁伤，会导致多指条结构GGNMOS保护电路在还没有完全开启的情况下就提前发生了失效，降低了保护电路的鲁棒性。

发明内容

针对现有GGNMOS保护电路功能的不足，本发明提供了一种适于RFID的ESD保护电路及RFID芯片，能解决传统ESD保护遇到的问题，提高了ESD保护性能。

本发明提供了一种适于RFID的ESD保护电路，包括栅极接地和接电容结合的NMOSGC-GGNMOS，所述GC-GGNMOS将固有的栅、漏交叠区的寄生电容作为耦合电容，并通过改变连接栅与地的多晶硅电阻的阻值来调整GC-GGNMOS的RC参数。

所述GC-GGNMOS在内部电路工作时，泄放管通过电阻和地端短接，处于关断状态：当输入端出现ESD脉冲时，由于电容的耦合作用，泄放管会因为栅电压VG变化而被开启，泄放输入端的ESD电荷到地，从而完成对内部电路的有效保护。

相应的，本发明还提供了一种RFID芯片，包括：封装的pin脚、RFID芯片内部电路、以及位于封装的pin脚和RFID芯片之间起到保护作用的ESD保护电路，所述ESD保护电路包括GC-GGNMOS，所述GC-GGNMOS将固有的栅、漏交叠区的寄生电容作为耦合电容，并通过改变连接栅与地的多晶硅电阻的阻值来调整GC-GGNMOS的RC参数。