[发明专利]一种基于高阻硅衬底的LDMOS MMIC芯片

说明书

技术领域

本发明涉及一种基于高阻硅衬底的LDMOS MMIC芯片，属于LDMOS器件技术领域。

背景技术

在LDMOS器件中，源极与芯片背面的地之间有很大的电流。为了降低源与地之间的电阻，通常会采用低阻重掺杂的P型衬底，并在其上外延生长低阻P型硅层，在外延层中制作LDMOS器件。

基于LDMOS的MMIC(单片微波集成电路)需要将电感、电容、电阻等无源器件集成在芯片上。但作为地的低阻重掺杂的P型衬底与顶层金属的隔离不超过10um，导致了较大的与地之间的寄生电容，严重地降低了电感的Q与自谐振频率，增加了电容、电阻、金属连线与图形和焊盘等的对地寄生电容，降低了LDMOS MMIC的性能。为了降低金属连线与图形、电感、电容、电阻等无源器件和焊盘与地的寄生电容，通常会采用多层金属互联技术（4层金属以上）以增加金属连线与图形、电感、电容、电阻等无源器件和焊盘与地之间的隔离，但提高了成本。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种基于高阻硅衬底的LDMOS MMIC芯片，可以减少片上集成的无源器件的寄生电容，提高LDMOS MMIC的性能；同时减少金属互联的层数，从而降低成本；可以降低LDMOS晶体管N型漏极和漂移区与P型衬底之间的PN结电容，使得LDMOS晶体管的输出电容降低，从而增加了LDMOS器件的带宽与功率转换效率。

为了实现上述目标，本发明采用如下的技术方案：

一种基于高阻硅衬底的LDMOS MMIC芯片，所述芯片上集成有LDMOS晶体管、电感、电容、电阻、金属连线与图形和焊盘，其特征是，所述芯片正面的LDMOS源极和芯片背面之间设置有衬底；所述衬底采用无外延层的P型高阻硅衬底；所述芯片正面的LDMOS源极和芯片背面的金属层通过硅通孔技术（TSV）连接。

本发明所达到的有益效果：采用P型高阻硅衬底，以及硅通孔技术将芯片正面的LDMOS源极与芯片背面的金属层连接。高阻硅衬底使电感、电容、电阻、金属连线与图形和焊盘与地（即芯片背面的金属层）的隔离增加，使得片上电感、电容、电阻、金属连线与图形和焊盘等的对地寄生电容和损耗降低，LDMOS MMIC的性能得到提高，不再需要多层金属互联以增加隔离，从而降低成本。本装置也降低了LDMOS晶体管N型漏极和漂移区与P型硅衬底之间的PN结电容，使得LDMOS器件的输出电容下降，从而增加了器件的带宽与功率转换效率。

附图说明

图1是本发明的截面结构示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

在LDMOS器件中，源级与芯片背面的地之间有很大的电流。为了降低源与地之间的电阻，会采用低阻的重掺杂的P型硅衬底，并在其上外延低阻P型硅层，在低阻外延层中制作LDMOS器件，LDMOS的源极与重掺杂P型衬底间通过一个重掺杂的P区相联。

基于LDMOS的MMIC(单片微波集成电路)需要将电感等无源器件集成在芯片中。但作为地的低阻重掺杂的P型衬底与顶层金属连线的隔离一般不超过10um，严重地降低了电感的Q与自谐振频率，增加了电容、电阻、金属连线与焊盘的寄生电容，降低了LDMOS MMIC的性能。为了降低金属连线与图形、电感、电容、电阻等无源器件和焊盘等与地的寄生电容，通常会采用多层金属互联技术（4层金属以上），提高了成本。

本发明涉及的一种基于高阻硅衬底的LDMOS MMIC芯片，将现有的LDMOS MMIC中的芯片进行了改进。

芯片上集成有电感、电容、电阻、金属连线与图形和焊盘等的全部或部分，摒弃了低阻重掺杂的P型衬底及其上的低阻P型外延层而采用无外延层的P型高阻硅衬底，可以将电感、电容、电阻、金属连线图形和焊盘等与地的隔离增加，因此可以减少金属互联的层数，从而降低成本。同时，高阻硅衬底取代低阻重掺杂P型衬底及其上的低阻P型外延层，大大地降低了LDMOSN型漏极和漂移区与P型硅衬底之间的PN结电容，这是由于PN结两侧的掺杂越低则电容越小，从而增加了器件的带宽与效率。

芯片正面的LDMOS源极和芯片背面的金属层通过硅通孔技术连接，实现了LDMOS MMIC芯片中高性能的集成无源器件以及低寄生电容的金属连线与图形和焊盘等，同时也降低了LDMOS晶体管的漏极输出电容。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。