[发明专利]用于生成共源共栅电流源偏置电压的系统和方法

说明书

相关申请的交叉引用

本申请要求于2013年12月5日递交的标题为“POWER SUPPLY INSENSITIVE CASCODE BIAS CIRCUIT(电力不敏感的共源共栅偏置电路)”的美国临时申请序列号61/912,475的优先权和权益，这里通过引用并入该美国临时申请的全部内容。

技术领域

本发明涉及用于生成共源共栅电流源偏置电压(cascode current source bias voltage)的系统和方法。

背景技术

电流源在电子电路中工作以提供或接收电流。理想电流源具有大输出阻抗，从而无论在该理想电流源两端施加的电压如何，其都提供恒定的电流输出。因此，理想电流源具有无穷大的输出阻抗。然而，在实际应用中，由于真实世界组件的有限输出阻抗，所有电流源都具有有限的输出阻抗，从而电流源输出的电流固有地依据该电流源两端的电压的变化而变化。某些电路结构可实现改善的输出阻抗，但可能增大电压开销，并且可能对于电力供应变化不那么鲁棒。

然而，理想电流源具有相对较低的电压开销，从而该电流源可用来工作的最小电压V_{out_min}较低。另外，理想电流源对于电力供应变化是鲁棒的，从而使得电力供应电压的变化对于电流源的工作具有更低的影响。

因此，在许多不同的领域中，希望有如下的电流源：其具有相对较高的输出阻抗，同时仍具有相对较低的该电流源可用来工作的最小电压V_{out_min}，并且同时仍对电力供应变化是鲁棒的。

此背景技术部分中公开的以上信息只是用于增强对本发明背景的理解，因此其可包含不形成已经为本领域普通技术人员所知的现有技术的信息。

发明内容

本发明的实施例的各方面包括用于生成对于电力供应变化具有相对较低的敏感度的共源共栅电流源偏置电压的系统和方法。

根据本发明的一些实施例，一种电路包括：共源共栅电流源，其包括：电流镜晶体管；和共源共栅晶体管；以及耦合到共源共栅电流源的偏置电路，该偏置电路包括：电流源；第一晶体管，该第一晶体管串联耦合到电流源以形成通过电流源和第一晶体管的第一电流路径；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源以形成通过电流源以及第二晶体管和第三晶体管的第二电流路径，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的设计因素确定的。

设计因素可包括电流源工作时的最小供应电压。

设计因素可包括电流源两端的参考电压。

设计因素可包括第二晶体管的阈值电压。

倍数可等于其中V_OV是第二晶体管的漏源饱和电压，V_{DD_min}是电流源工作时的最小供应电压，V_th是第二晶体管的阈值电压，并且V_REF是电流源两端的参考电压。

第一晶体管的栅极电极可耦合到电流镜晶体管的栅极电极以向共源共栅电流源提供电流镜偏置电压，并且第二晶体管的栅极电极可耦合到共源共栅晶体管的栅极电极以向共源共栅电流源提供共源共栅偏置电压。

根据本发明的一些实施例，一种用于共源共栅电流源的偏置电路，该偏置电路包括：电流源；第一晶体管，该第一晶体管串联耦合到电流源；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的设计因素来确定的。

设计因素可包括电流源工作时的最小供应电压。

设计因素可包括电流源两端的参考电压。

设计因素可包括第二晶体管的阈值电压。

倍数可等于其中V_OV是第二晶体管的漏源饱和电压，V_{DD_min}是电流源工作时的最小供应电压，V_th是第二晶体管的阈值电压，并且V_REF是电流源两端的参考电压。