[发明专利]亚阈值6管存储单元

说明书

技术领域

本发明属于集成电路存储器设技术域，具体涉及一种寄存器文件(Register File)及静态随机存储器(Static Random Access Memory, SRAM)单元。  

背景技术

随着工艺技术的发现，功耗问题越来越受到芯片设计者的关注。而存储器，作为芯片的重要组成部分，通常占有芯片的大部分面积，主导着芯片的主要性能和功耗。因此，降低存储器的功耗能有效的抑制芯片的功耗消耗。特别是对于那些靠电池进行工作的电子产品来说，如医疗器件，无线传感器，手提电脑等便携式器件，它们对功耗消耗有着更为严格的约束，更为迫切需要低功耗的存储器。

降低电源电压是减少功耗消耗被认为是最直接且最有效的方法，因为动态功耗与电源电压的平方成正比，而静态功耗主要是漏电流功耗，它与电源电压的指数成正比。传统的6管(6 Transistors, 6T)SRAM，由于其存储单元内部读、写约束的存在，并易发生读破坏现象，使得它很难在低于0.7伏的电压下工作。 因此，设计都们更愿意采用各种新型SRAM来代替6管SRAM进行低压下工作。例如，2007年，作者J. P. Kulkarni，在杂志“Journal of Solid-State Circuits”中发表“A 160 mV robust Schmitt trigger based subthreshold SRAM”，提出一个吏密特触发器形式的10管存储单元；2011年，作者M. F. Chang在杂志“Journal of Solid-State Circuits”中发表“A 130 mV SRAM with expanded write and read margins for subthreshold applications”，提出了一个可以在130mV电压下工作的亚阈值9管SRAM；2009年，作者I. J. Chang，在杂志“Journal of Solid-State Circuits”中发表“32 kb 10T sub-threshold SRAM array with bit-interleaving and differential read scheme in 90 nm CMOS”，提出了具有位交叉功能的亚阈值10TSRAM；2012年，作者Ming-Hsien Tu，在杂志“Journal of  olid-State Circuits”中发表“A Single-Ended Disturb-Free 9T Subthreshold SRAM With Cross-Point Data-Aware Write Word-Line Structure, Negative Bit-Line, and adaptive Read Operation Timing Tracing”，提出了一个亚阈值9TSRAM。虽然这些SRAM能够在亚阈值电压下工作，但是，这些存储单元要么是耗费大量的面积，要么就是漏电流太大，要么就是读、写速度过慢。针对这些问题，本发明提出了一种亚阈值6管存储单元，它在低压域区具有较高的工作稳定性，并只需要6个晶体管，具有较小的面积，而且它可通过内部电源反馈抑制存储单元的漏电流。

发明内容

本发明的目的在于提供一种面积较小、能够有效抑制漏电流，可在低压下工作的亚阈值存储单元。

本发明提供的亚阈值存储单元，包括：

一个反相器与一个存储PMOS 管。其中，反相器的电源端与虚拟电源结点相连，地端与全局地相连。而存储PMOS 管的漏端与反相器的输入相连，栅极与反相器的输出相连，源极同样与虚拟电源结点相连。即，反相器与存储PMOS 管交叉耦合，形成存储单元的存储核心，反相器的输入与输出为存储单元的第一个存储结点和第二个存储结点。其中，第二个存储结点具有健全的上拉网络和下拉网络，而第一个存储结点只有上拉网络，而无下拉网络。

一个电源反馈管。其中，电源反馈管的漏极与虚拟电源结点相连，源极与全局电源VDD相连，而栅极则与第一个存储结点相连。即，源反馈管与存储PMOS管形成一个电源闭环反馈回路。

两个传输NMOS管。其中，第一个传输NMOS管漏极与第二个存储结点相连，源极与位线BL相连，栅极则与全局字线WL相连；第二个传输NMOS管漏极与第一个存储结点相连，源极与互补位线BLB相连，栅极则与写字线WWL相连。

当存储单元处于非工作状态时，存储内部的交叉耦合反馈环与电源闭环反馈回路相互作用，共同保持存储数据。