[发明专利]半导体器件

说明书

一种半导体器件包括：公共源极区，其形成在半导体衬底中；位线，其形成在半导体衬底之上；第一垂直沟道层和第二垂直沟道层，其耦接在位线与公共源极区之间，其中，第一垂直沟道层和第二垂直沟道层交替地布置在半导体衬底上；第一导电层，其层叠在半导体衬底之上以包围第一垂直沟道层的一侧；第二导电层，其层叠在半导体衬底之上以包围第二垂直沟道层的一侧；以及电荷储存层，其形成在第一垂直沟道层与第一导电层之间以及第二垂直沟道层与第二导电层之间。

相关申请的交叉引用

本申请要求2014年3月17日向韩国知识产权局提交的申请号为10-2014-0031042的韩国专利申请的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明的各种实施例总体而言涉及一种半导体器件，且更具体而言，涉及一种包括存储器单元的半导体器件。

背景技术

为了在预定的面积内形成更多个存储器单元，已经开发了具有垂直地层叠在衬底之上的存储器单元的三维结构存储串(或存储块)。另外，正对允许更多个存储器单元适合在预定的面积中的三维结构存储块进行更多的研究。

发明内容

本发明的各种实施例涉及一种能够在预定的面积内形成更多个存储器单元的半导体器件。

根据本发明的一个实施例的半导体器件可以包括：公共源极区，其形成在半导体衬底中；位线，其形成在半导体衬底之上；第一垂直沟道层和第二垂直沟道层，其耦接在位线和公共源极区之间，其中，第一垂直沟道层和第二垂直沟道层交替地布置在半导体衬底上；第一层叠导电层，其层叠在半导体衬底之上以包围第一垂直沟道层的一侧；第二层叠导电层，其层叠在半导体衬底之上以包围第二垂直沟道层的一侧；以及电荷储存层，其形成在第一垂直沟道层和第一层叠导电层之间以及在第二垂直沟道层和第二层叠导电层之间。

根据本发明的一个实施例的半导体器件可以包括第一垂直沟道层和第二垂直沟道层，其垂直地耦接在半导体衬底和位线之间；第三垂直沟道层和第四垂直沟道层，其垂直地耦接在半导体衬底和公共源极线之间；第一多层导电层和第二多层导电层，其层叠在半导体衬底之上以分别地包围第一垂直沟道层的一侧和第二垂直沟道层的一侧；第三多层导电层和第四多层导电层，其层叠在半导体衬底之上以分别包围第三垂直沟道层的一侧和第四垂直沟道层的一侧；第一电荷储存层，其形成在第一垂直沟道层至第四垂直沟道层与第一多层导电层至第四多层导电层之间；第一管道沟道层，其形成在半导体衬底中，以使第一垂直沟道层和第四垂直沟道层的下部耦接；以及第二管道沟道层，其形成在半导体衬底中以使第二垂直沟道层和第三垂直沟道层的下部耦接。

根据本发明的一个实施例的半导体器件可以包括：第一垂直沟道层、第二垂直沟道层、第五垂直沟道层和第六垂直沟道层，其垂直地耦接在半导体衬底与位线之间；第三垂直沟道层、第四垂直沟道层、第七垂直沟道层和第八垂直沟道层，其垂直地耦接在半导体衬底与公共源极线之间；第一多层导电层、第三多层导电层、第五多层导电层和第七多层导电层，其以预定的距离层叠在半导体衬底上，以分别包围第一垂直沟道层、第三垂直沟道层、第五垂直沟道层和第七垂直沟道层的一侧；第二多层导电层、第四多层导电层、第六多层导电层和第八多层导电层，其以预定的距离层叠在半导体衬底上，以分别包围第二垂直沟道层、第四垂直沟道层、第六垂直沟道层和第八垂直沟道层的一侧；以及电荷储存层，其形成在第一垂直沟道层至第八垂直沟道层与第一多层导电层至第八多层导电层之间；第一管道沟道层，其形成在半导体衬底中，以使第一垂直沟道层和第八垂直沟道层的下部耦接；第二管道沟道层，其形成在半导体衬底中，以使第二垂直沟道层和第三垂直沟道层的下部耦接；第三管道沟道层，其形成在半导体衬底中，以使第四垂直沟道层和第五垂直沟道层的下部耦接；以及第四管道沟道层，其形成在半导体衬底中，以使第六垂直沟道层和第四垂直沟道层的下部耦接。