[发明专利]基于FPGA实现MIPI模组DSI时钟重配的方法有效
| 申请号： | 201410745797.8 | 申请日： | 2014-12-05 |
| 公开（公告）号： | CN104460826B | 公开（公告）日： | 2017-11-07 |
| 发明（设计）人： | 彭骞;余广德;赵勇;沈亚非;陈凯 | 申请（专利权）人： | 武汉精测电子技术股份有限公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08 |
| 代理公司： | 武汉开元知识产权代理有限公司42104 | 代理人： | 黄行军,刘琳 |
| 地址： | 430070 湖北省武汉*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga 实现 mipi 模组 dsi 时钟 方法 | ||
1.一种基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：包括如下步骤：
1)确定FPGA输入输出时钟倍数N的值，则FPGA的输出时钟FCLKOUT与FPGA的输入时钟FCLKIN满足FCLKOUT＝FCLKIN*N；
2)将需要配置的DSI时钟频率FDSI的值设置到MIPI模组配置文件对应的DSI时钟频率配置参数中；所述MIPI模组配置文件通过UDP网络协议从电脑GUI界面传送至MIPI模组测试设备；
3)调用所述MIPI模组配置文件中的DSI时钟频率配置参数，并计算出所述需要配置的DSI时钟频率FDSI与时钟管理芯片的输入时钟fin的倍数关系，即时钟管理芯片调整倍数参数m＝FDSI/(fin*N)；
4)将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片寄存器配置数据格式，并写入时钟管理芯片的寄存器，则所述时钟管理芯片的输出时钟fout与时钟管理芯片的输入时钟fin的关系为fout＝fin*m；
5)FPGA接收到所述时钟管理芯片的输出时钟fout，即所述FPGA的输入时钟FCLKIN＝fout＝fin*m，则所述FPGA的输出时钟FCLKOUT＝FCLKIN*N＝fin*m*N＝FDSI，实现所述FPGA的输出时钟FCLKOUT等于需要配置的DSI时钟频率FDSI。
2.根据权利要求1所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：MIPI模组测试设备获取配置文件中的DSI时钟频率配置参数后通过IIC接口对时钟管理芯片的寄存器进行配置，将所述时钟管理芯片调整倍数参数m转换为时钟管理芯片中对应的寄存器配置数据格式。
3.根据权利要求1所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：所述FPGA输入输出时钟倍数N为5～10中任一自然数。
4.根据权利要求1所述的基于FPGA实现MIPI模组DSI时钟重配的方法，其特征在于：所述MIPI模组测试设备与电脑GUI界面通信的端口为12582。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉精测电子技术股份有限公司，未经武汉精测电子技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410745797.8/1.html，转载请声明来源钻瓜专利网。
