[发明专利]一种嵌入式系统的浮点除法运算方法、系统和嵌入式系统

权利要求书

1.一种嵌入式系统的浮点除法运算方法，其特征在于，用于对单精度浮点数进行除法运算，包括如下步骤：

获取被除数和除数；

提取所述除数中的小数位，将其作为除数小数位；

利用所述除数小数位获取所述除数的倒数，将其作为除数倒数；

将所述被除数的小数位和所述除数小数位相乘，取其结果的高23位作为商的小数位；

将所述被除数的指数位、所述除数的指数位和所述除数倒数的指数位相加，取其三者之和作为所述商的指数位；

根据所述被除数的符号位和所述除数的符号位确定所述商的符号位。

2.如权利要求1所述的浮点除法运算方法，其特征在于，所述利用所述除数小数位获取所述除数的倒数，将其作为除数倒数，包括：

将0～2²³-1存入所述嵌入式系统的内存中，作为一个倒数表格；

将所述除数小数位作为地址从所述倒数表格中获取与所述地址相对应的数据，将所述数据作为所述除数倒数。

3.如权利要求2所述的浮点除法运算方法，其特征在于，所述内存的容量大于32M字节。

4.如权利要求1所述的浮点除法运算方法，其特征在于，所述根据所述被除数的符号位和所述除数的符号位确定所述商的符号位，包括：

判断所述被除数的符号位与所述除数的符号位是否相同；

如果相同则确定所述商的符号位为正，反之则确定所述商的符号位为负。

5.一种嵌入式系统的浮点除法运算系统，其特征在于，用于对单精度浮点数进行除法运算，包括：

获取模块，用于获取被除数和除数

提取模块，用于提取所述除数中的小数位，将其作为除数小数位；

倒数计算模块，用于利用所述除数小数位获取所述除数的倒数，将其作为除数倒数；

小数位计算模块，用于将所述被除数的小数位和所述除数小数位相乘，取其结果的高23位作为商的小数位；

指数位计算模块，用于将所述被除数的指数位、所述除数的指数位和所述除数倒数的指数位相加，将三者之和作为所述商的指数位；

符号位计算模块，用于根据所述被除数的符号位和所述除数的符号位确定所述商的符号位。

6.如权利要求5所述的浮点除法运算系统，其特征在于，所述倒数计算模块包括：

数据存储单元，用于存储倒数表格，所述倒数表格包括0～2²³-1；

查表单元，用于将所述除数小数位作为地址从所述倒数表格中获取与所述地址相对应的数据，将所述数据作为所述除数倒数。

7.如权利要求6所述的浮点除法运算系统，其特征在于，所述内存的容量大于32M字节。

8.如权利要求5所述的浮点除法运算系统，其特征在于，所述符号位计算模块包括：

判断单元，用于判断所述被除数的符号位与所述除数的符号位是否相同；

符号确定单元，用于如果判断结果相同则确定所述商的符号位为正，反之则确定所述商的符号位为负。

9.一种嵌入式系统，其特征在于，包括如权利要求5～8任一项所述的浮点除法运算系统。

10.如权利要求9所述的嵌入式系统，其特征在于，所述嵌入式系统包括数字信号处理器。